PRACOWNIA URZĄDZEŃ TECHNIKI KOMPUTEROWEJ DLA UCZNIÓW I STUDENTÓW – Część 2 to zbiór przykładów, ćwiczeń i zadań opracowany pod kątem praktycznych zagadnień laboratoryjnych bazujących na symulacjach. Znajdziemy tu symulacje obwodów pomagających zrozumieć świat elektroniki cyfrowej i zasad na podstawie których działają komputery. Przedstawiono zasady projektowania, badania i programowania układów cyfrowych.

Zastrzeżonych nazw firm, organizacji i produktów użyto w książce wyłącznie do ich identyfikacji .

Projekt okładki: Daniel Pliszka,

Redakcja i skład: Marek Smyczek i Marcin Kaim,

Wydawnictwo informatyczne: http://www.itstart.pl

email: itstart@itstart.pl

Niniejszą publikację opracowano w celu ułatwienia przyswajania treści praktycznych związanych z tematyką układów cyfrowych oraz wprowadzeniem do asemblera oraz opatrzono mottem per aspera ad astra .

Autor i Wydawca dołożyli wszelkich starań, by zawarte w tej książce informacje były kompletne i rzetelne. Nie biorą jednak żadnej odpowiedzialności a n i z a i c h wykorzystanie, ani za związane z tym ewentualne naruszenie praw patentowych lub autorskich. Ponadto autor nie ponosi żadnej odpowiedzialności za ewentualne szkody wynikłe z wykorzystania informacji zawartych w książce. Programy (aplikacje) symulacyjne zalecane w książce należy pobrać samodzielnie.

Wszelkie prawa zastrzeżone. Nieautoryzowane rozpowszechnianie całości lub fragmentów niniejszej publikacji w jakiejkolwiek postaci jest zabronione. Wykonywanie kopii metodą kserograficzną, fotograficzną, a także kopiowanie na nośniku filmowym, magnetycznym, optycznym lub innym powoduje naruszenie praw autorskich niniejszej publikacji.

ISBN: 978-83-65645-7 1 - 5

Wydanie pierwsze – Piekary Śląskie 2022

Motto

Podziękowania dla

Pana mgra Jerzego Wałaszka za inspirację twórczą jaką mnie obdarzył, tworząc wiele przydatnych materiałów dla zainteresowanych techniką cyfrową. oraz

Pana, anonimowego autora kanałów Youtube „Reduktor Szumu” i „RS Elektronika”, przede wszystkim za metodę podejścia do trudnych zagadnień elektrycznych, elektronicznych oraz informatycznych, łączącą teorię do praktyką. SPIS TREŚCI

1 WSTĘP ............................................................................................................. 13

1.1 INSPIRACJE ...................................................................................................... 13

1.2 KRÓTKI OPIS ZAWARTOŚCI KSIĄŻKI ................................................................. 14

1.3 ZALECANA LITERATURA ................................................................................... 14

1.4 WYBÓR GŁÓWNEGO OPROGRAMOWANIA ..................................................... 14

1.5 OPCJONALNE OPROGRAMOWANIE ................................................................ 15

1.6 WYPOSAŻENIE DO NAUKI ZDALNEJ ................................................................. 16

1.7 PROPONOWANE ZASADY OCENIANIA ZDALNEGO .......................................... 17

1.8 PRZYPOMNIENIE DZIAŁANIA OPERATORÓW LOGICZNYCH ............................. 18

1.9 PRZYPOMNIENIE DZIAŁANIA BRAMEK LOGICZNYCH ....................................... 19

1.10 NIEZBĘDNE PLIKI I WZORY SPRAWOZDAŃ ....................................................... 23

2 PODSTAWY ALGEBRY BOOLE’A......................................................................... 27

2.1 ELEMENTY LOGIKI DWUWARTOŚCIOWEJ ........................................................ 27

2.2 PRZYKŁADY WARTOŚCI LOGICZNYCH 0 ORAZ 1 ............................................... 27

2.3 PODSTAWY ALGEBRY BOOLE’A. DEFINICJA FUNKCJI LOGICZNEJ ..................... 33

2.4 PODSTAWOWE PRAWA I TOŻSAMOŚCI ALGEBRY BOOLE’A ............................ 34

2.5 SYMBOLE GRAFICZNE WG NORM USA I UE ..................................................... 35

2.6 STANY WEJŚCIA I WYJŚCIA W SYMULATORACH ............................................... 37

2.7 PRAWA DE MORGANA..................................................................................... 39

2.8 POSTAĆ KANONICZNA FUNKCJI LOGICZNEJ ..................................................... 4 3

3 MINIMALIZACJA FUNKCJI LOGICZNYCH ............................................................ 49

3.1 WPROWADZENIE ............................................................................................. 49

3.2 MINIMALIZACJA FUNKCJI ZA POMOCĄ PRAW ALGEBRY BOOLE’A .................. 49

3.3 MINIMALIZACJA FUNKCJI LOGICZNYCH METODĄ TABLIC KARNAUGH’A ......... 57

4 KLASYFIKACJA I OZNACZENIA UKŁADÓW CYFROWYCH ..................................... 77

4.1 OGÓLNA DEFINICJA UKŁADU CYFROWEGO ..................................................... 7 7

4.2 OGÓLNY PODZIAŁ UKŁADÓW CYFROWYCH..................................................... 79

4.3 UKŁADY KOMBINACYJNE ................................................................................. 80

4.4 UKŁADY SEKWENCYJNE ................................................................................... 81

4.5 OZNACZENIA UKŁADÓW CYFROWYCH ............................................................ 81

4.6 PRZYKŁADOWE UKŁADY SCALONE .................................................................. 84

4.7 UKŁADY STYKOWE ELEKTRYCZNE .................................................................... 85

5 NARZĘDZIA - PROGRAMY - SYMULATORY ......................................................... 89

5.1 DOSTĘPNE SYMULATORY I ICH OPIS ................................................................ 89

5.2 PROGRAM ATANUA ......................................................................................... 89

5.3 PRZYKŁADOWE UKŁADY SCALONE W ATANUA ................................................ 96

5.4 DIGITAL WORKS ............................................................................................... 98

5.5 P RZYKŁADOWE UKŁADY SCALONE W D IGITAL W ORKS ................................................ 112

5.6 LOGIC GATE SIMULATOR ............................................................................... 115

5.7 LOGICLY-DEMO ............................................................................................. 116

5.8 LT SPICE IV ( DLA ZAAWANSOWANYCH ) ................................................................... 121

5.9 CIRCUIT WIZARD DEMO................................................................................. 124

5.10 LITTLE MAN COMPUTER ................................................................................ 129

5.11 WERSJE SYMULATORÓW LMC ....................................................................... 130

5.12 BUDOWA KOMPUTERA LMC ......................................................................... 131

5.13 LISTA ROZKAZÓW PROCESORA LMC .............................................................. 132

5.14 OBSŁUGA APLIKACJI LMC 1.3 WEBOWEJ ....................................................... 1 3 3

5.15 OBSŁUGA APLIKACJI LMC 3.3 (DYSKOWA) ..................................................... 1 3 4

5.16 LITTLE MAN COMPUTER – WERSJA 3.3 .......................................................... 141

5.17 CYKL ROZKAZOWY PROCESORA I JEGO FAZY ................................................. 142

5.18 S IMPLE 8- BIT A SSEMBLER S IMULATOR ( DLA ZAAWANSOWANYCH ) ............................... 148

6 PRZYKŁADY WYBRANYCH UKŁADÓW KOMBINACYJNYCH ............................... 155

6.1 PRZYKŁADY UKŁADÓW KOMBINACYJNYCH STYKOWYCH .............................. 155

6.2 PRZYKŁADY UKŁADÓW KOMBINACYJNYCH W PROGRAMIE ATANUA ........... 167

6.3 PRZYKŁADY UKŁADÓW KOMBINACYJNYCH W PROGRAMIE DIGITAL WORKS 172 7 PRZYKŁADY WYBRANYCH UKŁADÓW SEKWENCYJNYCH .................................. 183

7.1 PRZERZUTNIKI W PROGRAMIE ATANUA ........................................................ 1 8 3

7.2 PRZERZUTNIKI W PROGRAMIE DIGITAL WORKS ............................................ 188

7.3 LICZNIKI MODULO W PROGRAMIE ATANUA ................................................. 190

7.4 LICZNIKI MODULO W PROGRAMIE DIGITAL WORKS ...................................... 192

7.5 DZIELNIK CZĘSTOTLIWOŚCI W PROGRAMIE ATANUA .................................... 193

7.6 DZIELNIK CZĘSTOTLIWOŚCI W PROGRAMIE DIGITAL WORKS ........................ 194

8 UKŁADY SCALONE W ATANUA ........................................................................ 199

8.1 JAK WYBRAĆ GOTOWY UKŁAD SCALONY W ATANUA .................................... 199

8.2 NUMERACJA NÓŻEK (PINÓW) W ATANUA .................................................... 201

8.3 74LS00 (4 BRAMKI NAND 2- WEJŚCIOWE ) ............................................................ 202

8.4 74LS02 (4 BRAMKI NOR 2- WEJŚCIOWE ) ............................................................... 205

8.5 74LS04 (6 BRAMEK NOT) .................................................................................. 207

8.6 74LS08 (4 BRAMKI AND 2- WEJŚCIOWE ) ............................................................... 208

8.7 74LS10 (3 BRAMKI NAND 3- WEJŚCIOWE ) ............................................................ 210

8.8 74LS20 (2 BRAMKI NAND 4- WEJŚCIOWE ) ............................................................ 211

8.9 74LS32 (4 BRAMKI OR 2- WEJŚCIOWE ) ................................................................. 213

8.10 74LS47 ( DEKODER BCD-7 SEGMENTOWY WYŚWIETLACZ ) ......................................... 215

8.11 74LS73 (2 PRZERZUTNIKI SYNCHRONICZNE JK) ........................................................ 217

8.12 74LS74 (2 PRZERZUTNIKI SYNCHRONICZNE D F LIP -F LOP ) .......................................... 219

8.13 74LS86 (4 BRAMKI XOR 2- WEJŚCIOWE ) ............................................................... 221

8.14 74LS89 (P AMIĘĆ RAM 16 X 4 B )........................................................................... 223

8.15 74LS90 (L ICZNIK DEKADOWY ) .............................................................................. 225

8.16 74LS138 (D EMULTIPLEKSER 3 DO 8) .................................................................... 227

8.17 74LS139 (D WA MULTIPLEKSERY 2 DO 4) ............................................................... 229

8.18 74LS151 (M ULTIPLEKSER 8 DO 1) ........................................................................ 230

8.19 74LS154 (D EMULTIPLEKSER 4 DO 16) .................................................................. 232

8.20 74LS163 (L ICZNIK SYNCHRONICZNY 4- BITOWY ) ...................................................... 235

8.21 74LS283 (S UMATOR 4- BITOWY ) .......................................................................... 237

9 UKŁADY SCALONE W DIGITAL WORKS ............................................................ 241

9.1 JAK WSTAWIĆ GOTOWY UKŁAD SCALONY? ................................................... 241

9.2 NUMERACJA NÓŻEK (PINÓW) W DIGITAL WORKS ......................................... 245

9.3 TWORZENIE BARDZIEJ ZŁOŻONYCH UKŁADÓW ............................................. 245

9.4 74HC00 (4 BRAMKI NAND 2- WEJŚCIOWE ) ........................................................... 248

9.5 74HC02 (4 BRAMKI NOR 2- WEJŚCIOWE ) .............................................................. 250

9.6 74HC04 (S ZEŚĆ BRAMEK NOT) ........................................................................... 252

9.7 74HC08 (4 BRAMKI AND 2- WEJŚCIOWE ) .............................................................. 254

9.8 74HC10 (3 BRAMKI NAND 3- WEJŚCIOWE ) ........................................................... 256

9.9 74HC11 (3 BRAMKI AND 3- WEJŚCIOWE ) .............................................................. 258

9.10 74HC20 (2 BRAMKI NAND 4- WEJŚCIOWE ) ........................................................... 260

9.11 74HC21 (2 BRAMKI AND 4- WEJŚCIOWE ) .............................................................. 262

9.12 74HC27 (3 BRAMKI NOR 3- WEJŚCIOWE ) .............................................................. 265

9.13 74HC32 (4 BRAMKI OR 2- WEJŚCIOWE ) ................................................................ 266

9.14 74HC73 (2 PRZERZUTNIKI SYNCHRONICZNE JK M ASTER -S LAVE ) ................................. 268

9.15 74HC74 (2 PRZERZUTNIKI SYNCHRONICZNE D) ....................................................... 271

9.16 74HC125 (4 BRAMKI TRÓJSTANOWE ) ................................................................... 273

9.17 74HC133 (B RAMKA NAND 13- WEJŚCIOWA ) ........................................................ 275

9.18 74HC137 (D EKODER 3 DO 8).............................................................................. 277

9.19 74HC138 (D EMULTIPLEKSER 3 DO 8) ................................................................... 280

9.20 74HC139 (2 DEMULTIPLEKSERY 2 DO 4) ............................................................... 283

9.21 74HC154 (D EMULTIPLEKSER 4 DO 16) ................................................................. 286

9.22 74HC163 (L ICZNIK SYNCHRONICZNY 4- BITOWY ) ..................................................... 288

9.23 74HC164 (R EJESTR SIPO SYNCHRONICZNY ) ........................................................... 291

9.24 74HC175 (4 PRZERZUTNIKI D SYNCHRONICZNE ) ..................................................... 293

10 WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH ............................................ 299

10.1 PRZYPOMNIENIE OGÓLNYCH KATEGORII PAMIĘCI ELEKTRONICZNYCH ........ 299

10.2 PRZYKŁAD PAMIĘCI RAM (74LS89) ................................................................ 299

10.3 PRZYKŁAD PAMIĘCI ROM W DIGITAL WORKS ................................................ 300

10.4 ŁĄCZENIE UKŁADÓW PAMIĘCI W MODUŁY RAM .......................................... 304

10.5 PRZYKŁADOWE ZASTOSOWANIE PAMIĘCI ROM ........................................... 308

11 PRZYKŁADY PROGRAMÓW W LMC ................................................................. 315

11.1 DODAWANIE 3 LICZB CAŁKOWITYCH ............................................................. 315

11.2 DODAWANIE 3 LICZB Z WEJŚCIA .................................................................... 315

11.3 WYŚWIETLANIE LICZB CAŁKOWITYCH ROSNĄCO .......................................... 316

11.4 WYŚWIETLANIE LICZB CAŁKOWITYCH MALEJĄCO ......................................... 316

11.5 WYŚWIETLANIE LICZB OD 0 DO N .................................................................. 316

11.6 WYŚWIETLANIE SUM LICZB OD 0 DO N .......................................................... 317

11.7 ZLICZANIE OPERACJI ODEJMOWANIA ........................................................... 318

11.8 PĘTLE ZAGNIEŻDŻONE ................................................................................... 319

11.9 MNOŻENIE DWÓCH ZMIENNYCH .................................................................. 320

11.10 DZIELENIE CAŁKOWITE DWÓCH ZMIENNYCH ............................................ 321

12 ZBIÓR ĆWICZEŃ ............................................................................................. 325

12.1 UKŁADY KOMBINACYJNE ............................................................................... 325

12.1.1 Postać kanoniczna SOP (Ćw. 1) ............................................................. 325

12.1.2 Postać kanoniczna SOP (Ćw. 2) ............................................................. 328

12.1.3 Postać kanoniczna POS (Ćw. 3) ............................................................. 331

12.1.4 Proste układy cyfrowe kombinacyjne (Ćw. 4) ........................................ 333

12.1.5 Złożone układy cyfrowe kombinacyjne (Ćw. 5) ...................................... 335

12.1.6 Start silnika samochodowego (Ćw. 6) ................................................... 337

12.1.7 Prosty alarm domowy (Ćw. 7) ............................................................... 341

12.1.8 Prosty dekoder 2-do-4 (Ćw. 8) ............................................................... 343

12.1.9 Prosty demultiplekser 4-do-1 (Ćw. 9) .................................................... 345

12.1.10 Multiplekser 4-do-1 (Ćw. 10) ................................................................. 347

12.1.11 Badanie układu 74LS00 (Ćw. 11) ........................................................... 349

12.1.12 Badanie układu 74LS02 i 74HC02 (Ćw. 12) ............................................ 351

12.2 UKŁADY SEKWENCYJNE ................................................................................. 354

12.2.1 Rejestr SISO 4-bitowy synchroniczny (Ćw. 1) ........................................ 354

12.2.2 Rejestr PIPO 4-bitowy synchroniczny (Ćw. 2) ........................................ 355

12.2.3 Rejestr SIPO 4-bitowy synchroniczny (Ćw. 3) ......................................... 357

12.2.4 Rejestr PISO 4-bitowy synchroniczny (Ćw. 4) ........................................ 359

12.2.5 Rejestr SISO 4-bitowy synchroniczny (Ćw. 5) ......................................... 361

12.2.6 Rejestr PIPO 4-bitowy synchroniczny (Ćw. 6) ....................................... 362

12.2.7 Rejestr SIPO 4-bitowy synchroniczny (Ćw. 7) ........................................ 363

12.2.8 Rejestr PISO 4-bitowy synchroniczny (Ćw. 8) ......................................... 365

12.2.9 Pamięć rejestrowa 4x4bity (Ćw. 9) ........................................................ 366

12.3 ĆWICZENIA DLA LITTLE MAN COMPUTER ...................................................... 3 6 9

12.3.1 Odejmowanie liczb całkowitych (Ćw. 1) ................................................ 369

12.3.2 Mnożenie liczb całkowitych (Ćw. 2) ....................................................... 372

12.3.3 Wyświetlanie liczb w porządku malejącym (Ćw. 3) ............................... 375

12.3.4 Wyświetlanie liczb w porządku rosnącym (Ćw. 4) ................................. 377

12.4 UKŁADY CYFROWE W LTSPICE ( DLA ZAAWANSOWANYCH ) ................................... 380

12.4.1 Prosty układ kombinacyjny w LTSPICE (Ćw. 1) ...................................... 380

12.4.2 Bardziej złożony układ kombinacyjny w LTSPICE (Ćw. 2) ....................... 383

13 ZBIÓR ZADAŃ KONTROLNYCH ........................................................................ 389

13.1 P ROSTY ALARM ANTYWŁAMANIOWY (Z ADANIE 1) ..................................................... 389

13.2 S TEROWANIE ŚWIATŁEM W KLATKACH SCHODOWYCH (Z ADANIE 2) .............................. 392

13.3 P ROJEKTOWANIE PEŁNEGO SUMATORA 1 BITOWEGO (Z ADANIE 3) ............................... 395

13.4 P ROJEKTOWANIE SUMATORA 4 BITOWEGO (Z ADANIE 4) ............................................ 397

13.5 P ROJEKTOWANIE BRAMKI AND 8- BITOWEJ (Z ADANIE 5) ........................................... 399

13.6 P ROJEKTOWANIE UKŁADU ALU 8- BITOWEGO (Z ADANIE 6)......................................... 401

13.7 B ADANIE REJESTRU SISO 8- BITOWEGO (Z ADANIE 7) ................................................. 408

13.8 B ADANIE REJESTRU PIPO 8- BITOWEGO (Z ADANIE 8) ................................................ 409

13.9 CIĄG FIBBONACIEGO (Z ADANIE 9) ................................................................... 412

13.10 ASEMBLER 8-BITOWY ON-LINE (Z ADANIE 10) .............................................. 417

14 LISTA PLIKÓW DOSTĘPNYCH NA SERWERZE FTP ............................................. 423

14.1 K ATALOG CWICZENIA ....................................................................................... 423

14.2 K ATALOG LMC .................................................................................................. 424

14.3 K ATALOG PREZENTACJE ................................................................................... 425

14.4 K ATALOG PRZYKLADY ....................................................................................... 426

14.5 K ATALOG PRZYKLADY_LMC ............................................................................. 427

14.6 K ATALOG UKLADY_PAMIECI ............................................................................ 428

14.7 K ATALOG UKLADY_SCALONE ........................................................................... 429

14.8 K ATALOG ZADANIA .......................................................................................... 431

1 WSTĘP

1.1 INSPIRACJE

Inspiracją in sensu largo do napisania tej książki było: kontynuacja ćwiczeń z poprzedniej książki p.t. Pracownia urządzeń techniki komputerowej dla uczniów i studentów – część 1 , natomiast in sensu stricto była następująca motywacja: przekazywanie reguł mikroświata komputera uczniom i studentom .

W szczególności chciałby tu podziękować za inspirację następującym autorom witryn:

 Witryna edukacyjna Pana mgra Jerzego Wałaszka ;

 Kanał edukacyjny Youtube p.t. RS Elektronika

Szczególne podziękowania oraz upoważnienie do publikacji ich treści dla:

 Pana magistra Jerzego Wałaszka – autorowi serwisu edukacyjnego I LO w Tarnowie ( https://eduinf.waw.pl ).

Witryna którą Pan stworzył i nadal rozwija jest wspaniała dla celów edukacyjnych . Również zamieszczam podziękowania oficjalne dla Autora kanału RS Elektronika

 Autor kanału pod nazwą „ RS Elektronika - YouTube ” publikuje wiele użytecznych informacji dotyczących elektroniki, elektrotechniki oraz informatyki. (link „ https://www.youtube.com/c/RSElektronika/about ”).

Autor kanału nie publikuje imienia i nazwiska, ale co jest istotne : w bardzo przystępny sposób przedstawia działanie urządzeń techniki komputerowej. Dziękuję nieznanemu Autorowi kanału „Reduktor Szumu” za inspirację do napisania tej książki. Głównym celem tej książki jest przekazanie studentowi i uczniowi wiedzy na temat możliwości programów i aplikacji webowych do symulacji oraz wspomagających projektowanie oraz badanie układów cyfrowych.

Proponowana dla nauczycieli metoda wykładów wprowadzających do ćwiczeń właściwych to „ Presentation By Example ”.

1.2 KRÓTKI OPIS ZAWARTO Ś CI KSI ĄŻ KI

Książka zawiera, między innymi, następujące zagadnienia:

 zalecaną literaturę i podręczniki dla uczniów(studentów);

 przykładowe prezentacje dla nauczycieli (PowerPoint);

Dla początkujących:

 ogólną definicję układu cyfrowego;

 ogólny podział układów cyfrowych;

 metody minimalizacji funkcji logicznych;

 przykładowe zastosowania układów cyfrowych;

 propozycję wykorzystania darmowych programów symulacyjnych do nauki zdalnej i stacjonarnej;

 przypomnienie zasad algebry Boole'a oraz działania podstawowych bramek;

 ćwiczenia dla układów cyfrowych stykowych i elektronicznych (bezstykowych);

 wprowadzenie do najprostszej wersji języka asemblera;

 ćwiczenia i zadania kontrolne dla języka asemblera;

Dla średnio zawansowanych:

 opisy układów cyfrowych 74LS oraz 74HC;

 zadania kontrolne dla układów cyfrowych stykowych i elektronicznych;

1.3 ZALECANA LITERATURA

Zalecana literatura i podręczniki dla uczniów (studentów) to:

 Wojciech Głocki. Układy cyfrowe. Wydawnictwa Szkolne i Pedagogiczne. Wydanie 2. Warszawa 1998 (Głocki, 1998).

 (H., MAŁYSIAK i POCHOPIEŃ)KAMIONKA-MIKUŁA H., MAŁYSIAK H., POCHOPIEŃ B. Teoria układów cyfrowych. Tom II. Układy sekwencyjne. Wydawnictwo Politechniki Śląskiej. Gliwice 2018.

1.4 WYBÓR G Ł ÓWNEGO OPROGRAMOWANIA Główne programy symulacyjne wykorzystane w książce to darmowe aplikacje (dyskowe i webowe), które oczywiście mają swoje zalety i wady.

Ich główną zaletą jest to, że są darmowe.

Najczęściej i głównie wykorzystywane programy-symulatory w tej książce, zostały przedstawione w poniższej tabeli.

Tabela 1.1 Główne programy symulacyjne wykorzystywane w książce

1.5 OPCJONALNE OPROGRAMOWANIE

Opcjonalnie można wykorzystać inne programy lub aplikacje (pozostawiamy Ci wolny wybór, bo ważny jest cel a nie program ) i umieszczamy niżej tabelę z listą alternatywnego oprogramowania. UWAGA: Tak duża oferta programów (aplikacji) została tu podana, ponieważ prawdopodobnie część z nich może będzie niedostępna w Internecie, po publikacji tej książki!

Umieściliśmy tu wiele pozycji, abyście Państwo mogli korzystać z dowolnych, dostępnych oczywiście w danej chwili aplikacji . Może zdarzyć się tak, że niektóre z nich nie będą dostępne po publikacji tej książki, dlatego podaliśmy daty dostępności do nich.

Wstęp

Tabela 1.2 Proponowane opcjonalne wersje oprogramowania

1.6 WYPOSA Ż ENIE DO NAUKI ZDALNEJ

DEFINICJA: Stanowisko ucznia (studenta) to komputer stacjonarny lub laptop, pod warunkiem, że obsługuje on poprawnie aplikacje wymagane poniżej. ( praca za pomocą smartfonu jest wykluczona ).

Platformy oraz oprogramowanie zalecane do nauki zdalnej (nauczyciel prowadzący określi szczegóły, wszystkie powinny być darmowe). Przykładowa konfiguracja została podana niżej.

Tabela 1.3 Zalecane przykładowe urządzenia oraz oprogramowanie. UWAGA: Pliki instalacyjne oprogramowania narzędziowego należy pobrać samodzielnie z Internetu.

1.7 PROPONOWANE ZASADY OCENIANIA ZDALNEGO Ponieważ podręcznik może służyć także do współpracy zdalnej między nauczycielem i uczniem (studentem), to przypominam ogólne zasady:

ZASADA 1 . Nie przekazuj treści niezgodnych z obowiązującymi normami społecznymi! ZASADA 2 . Ćwiczenia i zadania kontrolne wykonuj samodzielnie! Nie popełniaj plagiatów rozwiązań, ponieważ to będzie skutkowało oceną niedostateczną! ZASADA 3. Pamiętaj, że za udowodnione popełnienie plagiatu będą Ci groziły surowe konsekwencje ( ocena niedostateczna oraz nie będzie możliwości jej poprawiania )! ZASADA 4 . Po wysłaniu wyników zadań do odbiorcy, pamiętaj o tym, aby uzyskać pisemne potwierdzenie od odbiorcy, o odbiorze Twoich zadań (np. poprzez służbową pocztę elektroniczną lub w innej formie ustalonej przez nauczyciela)! ZASADA 5 . Gdy wysyłasz sprawozdanie do nauczyciela, to pamiętaj o konwencji dotyczącej nazewnictwa i typów plików oraz rozwiązań oraz innych szczegółowych wymagań dotyczących zawartości i właściwości plików ustalonych przez nauczyciela, aby On mógł jednoznacznie zidentyfikować Twój plik! Nie utrudniaj Mu pracy tworząc nazwy plików tak jak Ci się to podoba !

Przykładowe ogólne nazwy pliku ze sprawozdaniem:

Tabela 1.4 Przykładowe ogólne nazwy plików ze sprawozdaniem. Przykładowe ogólne nazwy pliku z symulatora (aplikacji):

Wstęp

Tabela 1.5 Przykladowe ogólne nazwy plików z aplikacji (symulatora).

1.8 PRZYPOMNIENIE DZIA Ł ANIA OPERATORÓW LOGICZNYCH

Jeśli Czytelnik ma opanowaną wiedzę zawartą poniżej, to może pominąć ten podrozdział. Poniższa tabela prezentuje działanie operacji NOT na wartościach ( 0, 1 ).

Tabela 1.6 Operacja (operator) NOT

Poniższa tabela prezentuje działanie operacji AND na wartościach ( 0, 1 ). Tabela 1.7 Operacja (operator) AND

Poniższa tabela prezentuje działanie operacji OR na wartościach ( 0, 1 ).

Tabela 1.8 Operacja (operator) OR

W różnych programach są stosowane różne symbole równoważne trzem podstawowym operatorom logicznym: NOT, AND, OR.

 Zamiast operatora NOT mogą być stosowane zamiennie znaki: | , ~ (tylda),

 Zamiast operatora AND mogą być stosowane zamiennie znaki: * , ● , ^, lub brak znaku.

 Zamiast operatora OR mogą być stosowane zamiennie znaki: + , v. Na przykład postać funkcji Y=NOT A AND B OR NOT (A AND NOT B OR C) można przedstawić za pomocą następujących zapisów:

 Y=|AB+|(A|B+C);

 Y=~A*B+~(A*~B+C);

 Y=NOT A AND B OR NOT (A AND NOT B OR C);

 Y=~A^B v ~(A^~B v C);

 Y= ●B+ ( ● + ) ;

1.9 PRZYPOMNIENIE DZIA Ł ANIA BRAMEK LOGICZNYCH Jeśli Czytelnik ma opanowaną wiedzę zawartą poniżej, to może pominąć ten podrozdział. Bramki logiczne, nazywane także funktorami logicznymi, są najprostszymi układami cyfrowymi realizującymi elementarne funkcje logiczne. Służą one do budowy układów logicznych o większej złożoności. Podstawowe bramki logiczne, ich nazwy, symbole graficzne (wg norm USA), opis algebraiczny oraz tablice prawdy przedstawiono w poniższej tabeli.

Wstęp

Tabela 1.9 Podstawowe bramki logiczne

Bramka logiczna NOT - za pomocą programu Digital Works można zbadać zachowanie się bramki realizującej funkcję logiczną NOT.

Rysunek 1.1 Układ do badania bramki NOT

XZ

Tabela 1.10 Tabela z wynikami oczekiwanymi

Wnioski: Bramka NOT realizuje negację, dlatego stan 1 na wyjściu bramki pojawi się, gdy wejściu jest 0, a stan 0 na wyjściu pojawi się, gdy wejściu jest 1. Bramka logiczna AND - za pomocą programu Digital Works można zbadać zachowanie się bramki realizującej funkcję logiczną AND za pomocą programu Digital Works .

Wstęp

Rysunek 1.2 Układ do badania bramki AND

Tabela 1.11 Tabela z wynikami oczekiwanymi

Wnioski: Stan 1 na wyjściu bramki AND pojawi się tylko w przypadku, gdy jednocześnie X=1 oraz Y=1.

Bramka logiczna NOR - za pomocą programu Digital Works można zbadać zachowanie się bramki realizującej funkcję logiczną NOR.

Rysunek 1.3 Układ do badania bramki OR

Wnioski: Stan 1 na wyjściu bramki NOR pojawi się, gdy oba wejścia (X i Y) mają stan 0. Bramka logiczna NAND – za pomocą programu Digital Works można zbadać zachowanie się bramki realizującej funkcję NAND.

Wstęp

Rysunek 1.4 Układ do badania bramki NAND

Tabela 1.12 Tabela z wynikami oczekiwanymi

Wnioski: Bramka NAND jest połączeniem bramki NOT i bramki AND, dlatego stan 1 na wyjściu bramki NAND pojawi się w trzech przypadkach:

 X=0 oraz Y=0;

 X=0 oraz Y=1;

 X=1 oraz Y=0;

Bramka logiczna XOR – za pomocą programu Digital Works można zbadać zachowanie się bramki realizującej funkcję XOR.

Rysunek 1.5 Układ do badania bramki XOR

Wstęp

Tabela 1.13 Tabela z wynikami oczekiwanymi

Wnioski: Bramka XOR realizuje alternatywę wykluczająca, dlatego stan 1 na wyjściu bramki XOR pojawi się tylko gdy na obu wejściach są różne sygnały (czyli 0 i 1 lub 1 i 0).

1.10 NIEZB Ę DNE PLIKI I WZORY SPRAWOZDA Ń Opisane programy narzędziowe i symulacyjne nie zostały umieszczone w zasobach Wydawnictwa. Czytelnik musi je samodzielnie pobrać. Natomiast pliki symulacyjne, tabele sprawozdań, prezentacje oraz przykłady i ćwiczenia dostępne są na stronie naszego wydawnictwa: http://putkduis2.itstart.pl , Chcąc uzyskać pełny dostęp do zasobów należy się zalogować przy pomocy loginu: putkduis2 i hasła: S7uden7!ucz3N .

2 PODSTAWY ALGEBRY BOOLE’A

2.1 ELEMENTY LOGIKI DWUWARTO Ś CIOWEJ CZY ZUPA FASOLOWA JEST SMACZNA?

W logice matematycznej dążymy do tworzenia zdań jednoznacznych, czyli takich dla których możemy jednoznacznie przyporządkować Prawdę ( TRUE ) lub Fałsz ( FALSE ). Opisują one jednoznacznie pewien stan ze zbioru dwóch przeciwstawnych stanów, istniejący w danej chwili.

Przykłady zdań logicznych w sensie algebry Boole’a:

 Monako jest księstwem.

 Krzyżacy wygrali wojnę pod Grunwaldem.

 30+40=70

 Każda liczba parzysta jest iloczynem liczb pierwszych.

 Słońce krąży wokół Ziemi.

 Ziemia krąży wokół Słońca.

 Na dworze pada deszcz i Janek ma parasol.

 Rzeka Amazonka znajduje się w Afryce.

 Rzeka Rio Dulce znajduje się w Himalajach.

 Wulkan Kluczewska Sopka znajduje się na Kamczatce.

 Sklep jest otwarty i klient ma gotówkę.

Przykłady zdań, które nie są zdaniami logicznymi w sensie algebry Boole’a:

 Przepraszam, czy to miejsce jest wolne?

 Idź wyrzucić śmieci!

 Czy zupa fasolowa jest smaczna?

 Ania jest ładna.

 Czy podoba ci się Ćwirek?

 Czy Kluczewska to jest nazwisko?

2.2 PRZYK Ł ADY WARTO Ś CI LOGICZNYCH 0 ORAZ 1 W niniejszym rozdziale wyjaśnimy co to są wartości logiczne 0, 1 i do czego służą. Posłużymy się elementami, takimi jak przełącznik, żarówka, dioda LED, oraz przedstawimy przykłady sygnałów zero-jedynkowych.

Przykład obwodu z żarówką:

Rysunek 2.1 Stan logiczny żaróweczki ( 0 )

Rysunek 2.2 Stan logiczny żaróweczki ( 1 )

Podstawy algebry Boole’a

Tabela 2.1 Tabela reprezentacji stanów żaróweczki

Rysunek 2.3 Stan logiczny przełączników

Tabela 2.2 Tabela reprezentacji stanów przełączników

Rysunek 2.4 Stan logiczny przełączników

Tabela 2.3 Tabela reprezentacji stanów wyłączników

Podstawy algebry Boole’a

Rysunek 2.5 Stan logiczny żółtej diody LED ( 0 )

Rysunek 2.6 Stan logiczny żółtej diody LED ( 1 )

Tabela 2.4 Tabela reprezentacji stanów diody LED

Podstawy algebry Boole’a

Rysunek 2.7 Stan logiczny przełącznika wyłączonego

Rysunek 2.8 Stan logiczny przełącznika włączonego

Rysunek 2.9 Przykład sygnału logicznego dwuwartościowego

Tabela 2.5 Tabela interpretacji sygnałów elektrycznych

Podstawy algebry Boole’a

Rysunek 2.10 Sygnały dwuwartościowe

Rysunek 2.11 Interpretacja logiczna sygnałów dwuwartościowych Tabela 2.6 Tabela interpretacji sygnałów

Układy cyfrowe wykorzystują dwa stany układów elektronicznych (lub elektrycznych). Tabela 2.7 Podsumowanie przykładowych stanów logicznych Muszą to być dwa różne stany i aby opisać je językiem matematyki, wykorzystujemy tzw.

algebrę Boole’a. Algebra Boole’a stworzyła podstawy działania układów cyfrowych. Wartości logiczne na których będziemy operować to dwie wartości:

 0 (LOW, FALSE, FAŁSZ)

 1 (HIGH, TRUE, PRAWDA)

2.3 PODSTAWY ALGEBRY BOOLE’A. DEFINICJA FUNKCJI LOGICZNEJ

Funkcją logiczną nazywamy funkcję, której argumenty (zmienne) oraz wartość funkcji mogą przybierać tylko jedną z dwóch wartości 0 (FALSE, czyli FAŁSZ ) lub 1 (TRUE, czyli PRAWDA ).

Założenie 1:

Zmienne będziemy nazywać literami alfabetu łacińskiego ( a, b, c, d, … , z ). Założenie 2:

Zmienne mogą przyjmować wyłącznie dwie wartości ( 0, 1 ).

Założenie 3:

Wprowadzamy trzy podstawowe operacje działające na zmiennych ( 0, 1 ):

 NEGACJA (NOT)

 KONIUNKCJA (ILOCZYN LOGICZNY)

 ALTERNATYWA (SUMA LOGICZNA)

NEGACJA (NOT) jest zdefiniowana następująco (za pomocą następującej tabeli prawdy) Tabela 2.8 Definicja negacji logicznej

KONIUNKCJA (ILOCZYN LOGICZNY ) jest zdefiniowany następująco (za pomocą następującej tabeli prawdy).

Tabela 2.9 Definicja koniunkcji logicznej

ALTERNATYWA (SUMA LOGICZNA) jest zdefiniowana następująco (za pomocą następującej tabeli prawdy).

Tabela 2.10 Definicja alternatywy logicznej

2.4 PODSTAWOWE PRAWA I TO Ż SAMO Ś CI ALGEBRY BOOLE’A

Podstawowe prawa i tożsamości algebry Boole’a mające zastosowanie w projektowaniu układów cyfrowych zostały przedstawione w poniższej tabeli. Tabela 2.11 Prawa i tożsamości boolowskie

Sposoby przedstawiania funkcji logicznych to:

 opis słowny;

 tablica prawdy ( ang. truth table);

 wyrażenie algebraiczne;

 symbol graficzny;

Sposoby wyrażania funkcji logicznej OR (sumy logicznej) przedstawiono w poniższej tabeli.

Tabela 2.12 Funkcja OR

2.5 SYMBOLE GRAFICZNE WG NORM USA I UE Podstawowe symbole graficzne bramek wg norm USA, przedstawia poniższa tabela.

Podstawy algebry Boole’a

Tabela 2.13 Podstawowe symbole bramek (USA)

Podstawowe symbole graficzne bramek wg norm UE, przedstawia poniższa tabela.

Podstawy algebry Boole’a

Tabela 2.14 Podstawowe symbole bramek (UE)

Podsumowanie: Na przykład symulator umożliwia stosowanie obu wspomnianych norm. Jednakże w praktyce większość symulatorów posługuje się symboliką amerykańską.

2.6 STANY WEJ Ś CIA I WYJ Ś CIA W SYMULATORACH Interpretacja stanów przełącznika w symulatorze Atanua :

Rysunek 2.12 Stan „1” przełącznika w symulatorze Atanua

Rysunek 2.13 Stan „0” przełącznika w symulatorze Atanua Interpretacja stanów przełącznika w symulatorze Logic Gate Simulator:

Rysunek 2.14 Stan „0” wejścia w symulatorze Logic Gate Simulator

Rysunek 2.15 Stan „1” wejścia w symulatorze Logic Gate Simulator Podstawy algebry Boole’a

Rysunek 2.16 Stan „0” wyjścia w symulatorze Logic Gate Simulator

Rysunek 2.17 Stan „1” wyjścia w symulatorze Logic Gate Simulator Interpretacja stanów w symulatorze Digital Works

Rysunek 2.18 Stan „1” wejścia w symulatorze Digital Works

Rysunek 2.19 Stan „0” wejścia w symulatorze Digital Works

Rysunek 2.20 Stan „0” wyjścia (np. diody LED) w symulatorze Digital Works

Rysunek 2.21 Stan „1” wyjścia (np. diody LED) w symulatorze Digital Works

STANY PRZEWODÓW W SYMULATORACH:

Interpretacja stanów przewodów w symulatorze Atanua:

Rysunek 2.22 Stan „0” na przewodzie w symulatorze Atanua

Rysunek 2.23 Stan „1” na przewodzie w symulatorze Atanua

2.7 PRAWA DE MORGANA

PRAWO DE MORGANA DLA SUMY LOGICZNEJ

Zaprzeczenie sumy logicznej zmiennych jest równoważne iloczynowi logicznemu zaprzeczeń zmiennych.

NOT (a+b) = (NOT a) ● (NOT b)

+ = ●

Dowód :

Tabela 2.15 Równoważnosć prawa de Morgana dla sumy logicznej Przykładowa realizacja zaprzeczenia sumy logicznej:

Rysunek 2.24 Realizacja zaprzeczenia sumy logicznej w Digital Works

Podstawy algebry Boole’a

Rysunek 2.25 Realizacja zaprzeczenia sumy logicznej w Atanua PRAWO DE MORGANA DLA ILOCZYNU LOGICZNEGO: Zaprzeczenie iloczynu logicznego zmiennych jest równoważne sumie logicznej zaprzeczeń zmiennych.

NOT (a●b) = (NOT a) + (NOT b)

● = +

Dowód :

Tabela 2.16 Równoważnosć prawa de Morgana dla iloczynu logicznego

Przykładowa realizacja zaprzeczenia iloczynu logicznego w symulatorze Digital Works: Podstawy algebry Boole’a

Rysunek 2.26 Realizacja zaprzeczenia iloczynu logicznego w Digital Works

Rysunek 2.27 Realizacja zaprzeczenia iloczynu logicznego w Atanua

2.8 POSTA Ć KANONICZNA FUNKCJI LOGICZNEJ Postać kanoniczna funkcji logicznej:

Każdą funkcję, którą realizuje układ kombinacyjny można przedstawić w tzw. postaci kanonicznej. Rozróżniamy dwa rodzaje postaci kanonicznej:

 SOP , czyli suma pełnych iloczynów ( ang. Sum Of Product)

 POS , czyli iloczyn pełnych sum ( ang. Product Of Sum)

Na podstawie tablicy prawdy można wyznaczyć postać kanoniczną dla danej funkcji. Postać kanoniczna funkcji logicznej (SOP)

Wyjaśnienie skrótu SOP – Sum Of Power: jest to suma logiczna iloczynów logicznych. Wyznaczanie postaci kanonicznej (suma iloczynów) na podstawie przykładowej tablicy prawdy.

Procedura wyznaczania postaci kanonicznej ( sumy iloczynów ) na przykładzie funkcji F1 opisanej za pomocą następującej tablicy prawdy dla y = F1(a, b, c) .

00

10

01

10

01

11

00

10

Tabela 2.17 Tablica prawdy dla funkcji F1

Wyłuskujemy z tablicy prawdy wiersze w których wartość y jest równa 1 . Tabela 2.18 Tablica prawdy (wiersze y=1)

UWAGA:

Jeżeli w tablicy znajdziesz zero dla zmiennej, to oznacz zmienną zaprzeczeniem . Jeżeli w tablicy znajdziesz jedynkę dla zmiennej to oznacz zmienną bez zaprzeczenia . Grupy zmiennych połącz ze sobą (mnożenie logiczne).

● ● ̅ + ● ● ̅ + ● ●

Kombinację grup zmiennych połącz znakiem sumy logicznej.

Wyznaczona postać kanoniczna ( SOP ) dla y = F1(a, b, c) to: = ● ● ̅ + ● ● ̅ + ● ●

Przykładowa realizacja funkcji logicznej w symulatorze Digital Works:

Rysunek 2.28 Przykładowa realizacja funkcji w postaci kanonicznej SOP Postać kanoniczna funkcji logicznej (POS):

Wyjaśnienie skrótu POS – Power Of Sum: jest to logiczny iloczyn sum logicznych. Procedura wyznaczania postaci kanonicznej ( iloczynów sum ) na przykładzie funkcji F1 opisanej za pomocą następującej tablicy prawdy dla y = F1(a, b, c) .

Podstawy algebry Boole’a

Tabela 2.19 Tablica prawdy dla funkcji F1

Wyłuskujemy z tablicy prawdy wiersze w których wartość y jest równa 0 . Tabela 2.20 Tablica prawdy (wiersze y=0)

UWAGA (odwrotnie niż w przypadku postaci SOP):

Jeżeli w tablicy znajdziesz zero dla zmiennej to oznacz zmienną bez zaprzeczenia . Jeżeli w tablicy znajdziesz jedynkę dla zmiennej to oznacz zmienną z zaprzeczeniem . Grupy zmiennych połącz ze sobą (dodawanie logiczne).

( + + )●( + + ̅)●( + + ̅)●( + + )●( + + ̅) Kombinację grup zmiennych połącz znakiem iloczynu logicznego. Wyznaczona postać kanoniczna ( POS ) dla y = F1(a, b, c) to:

= ( + + )●( + + ̅)●( + + ̅)●( + + )●( + + ̅) Przykładowa realizacja funkcji logicznej w symulatorze Digital Works: Podstawy algebry Boole’a

Rysunek 2.29 Przykładowa realizacja funkcji w postaci kanonicznej POS

3 MINIMALIZACJA FUNKCJI LOGICZNYCH

3.1 WPROWADZENIE

Minimalizacja funkcji logicznych ma na celu minimalizację układów kombinacyjnych, czyli zaprojektowanie układów z jak najmniejszą liczbą bramek oraz połączeń między nimi. Można to zrobić na dwa sposoby:

 Stosując prawa i tożsamości algebry Boole’a,

 Tworząc tzw. tablice Karnaugh.

3.2 MINIMALIZACJA FUNKCJI ZA POMOC Ą PRAW ALGEBRY BOOLE’A

Każdą funkcję logiczną możemy przedstawić w tzw. kanonicznej postaci sumy iloczynów (ang. Sum of Products) albo kanonicznej postaci iloczynów sum (ang. Products of Sums) Uwaga : symbol | oznacza tutaj negację.

PRZYKŁAD 1

Na przykład mamy do dyspozycji następujący układ logiczny, opisany funkcją X = |A|B+ |AB

Rysunek 3.1 Schemat układu kombinacyjnego przed minimalizacją (5 bramek) Krok 1. Wyciągamy przed nawias |A i mamy następująca postać X = |A (|B+B)

Krok 2. Stosując tożsamość |B+B=1, uzyskujemy postać zminimalizowaną X = |A

Rysunek 3.2 Schemat ukł. kombinacyjnego po minimalizacji (1 bramka)

51

Tabela 3.1 Wynik i efekt praktyczny minimalizacji

PRZYKŁAD 2:

Na przykład mamy do dyspozycji następujący układ logiczny, opisany funkcją X = |A|B+ |A|B

Rysunek 3.3 Schemat układ kombinacyjnego przed minimalizacją (5 bramek) Krok 1 . Po zastosowaniu prawa de Morgana |A|B = | (A+B), możemy tę funkcję zapisać w postaci:

X = | (A+B) + | (A+B)

Krok 2 . Po zastosowaniu tożsamości A + A = A, mamy następujący zapis: X = | (A+B)

Łatwo zauważyć, że taką postać funkcji można zrealizować za pomocą jednej bramki NOR.

Rysunek 3.4 Schemat układu kombinacyjny po minimalizacji (1 bramka)

51

Tabela 3.2 Wynik i efekt praktyczny minimalizacji

PRZYKŁAD 3

Na przykład mamy do dyspozycji następujący układ logiczny, opisany funkcją: X = | (|A+|B) AB + |A

Rysunek 3.5 Schemat ukł. kombinacyjnego przed minimalizacją (6 bramek) Krok 1 . Po zastosowaniu prawa de Morgana | ( A+B ) = |A |B , możemy tę funkcję zapisać w postaci:

X = ( ||A||B ) AB + |A

Krok 2 . Po zastosowaniu wzoru na podwójne zaprzeczenie || A = A , możemy tę funkcję zapisać w postaci:

X = ( AB ) AB + |A

Krok 3. Po zastosowaniu tożsamości AB AB = AB, otrzymujemy funkcję w postaci: X = AB + |A

Krok 4. Można udowodnić za pomocą krótkiej analizy , że AB+|A = |A+B, ponieważ jest to postać kanoniczna typu SOP, gdzie 0 na wyjściu będzie tylko w przypadku, gdy A=0 i B=1.

Tabela 3.3 Tablica pomocnicza

Mamy następujący zapis zminimalizowany:

X = |A+B

Rysunek 3.6 Schemat ukł. kombinacyjnego po minimalizacji (2 bramki) Schemat układu kombinacyjnego po minimalizacji (2 bramki)

62

Tabela 3.4 Wynik i efekt praktyczny minimalizacji

PRZYKŁAD 4

Załóżmy, że mamy funkcję logiczną, opisaną następującą tablicą prawdy i chcemy dokonać jej minimalizacji.

Tabela 3.5 Tablica prawdy

Krok 1. Zapisujemy funkcję w postaci kanonicznej typu SOP. Na podstawie tablicy prawdy tworzymy tablicę pomocniczą:

Tabela 3.6 Tabela pomocnicza

Postać kanoniczna typu SOP dla funkcji będzie następująca:

X = |ABC + A|BC + AB|C + ABC

Krok 2. Wyciągamy przed nawias AB oraz C:

X = AB ( |C+C) + |ABC + A|BC

X = AB ( |C+C) + C( |AB + A|B)

K ro k 3 . P o z a s to s ow an iu to żsa m o ś c i C + |C = 1 o r a z w zo ru d la alternatywy wykluczającej |AB + A|B = A ⊕ B, otrzymujemy funkcję w postaci:

X = AB + C (A ⊕ B)

Rysunek 3.7 Schemat ukł. kombinacyjnego przed minimalizacją (8 bramek)

Rysunek 3.8 Schemat ukł. kombinacyjnego po minimalizacji (4 bramki)

84 Tabela 3.7 Wynik i efekt praktyczny minimalizacji

PRZYKŁAD 5:

Wykonanie minimalizacji układu logicznego (kombinacyjnego) realizujący podaną funkcję logiczną.

= + + +

Rysunek 3.9 Układ kombinacyjny do badania funkcji logicznej

Tabela 3.8 Tabela prawdy

Krok 1 . Wykonujemy minimalizację podanej funkcji logicznej, stosując prawa i twierdzenia logiki boolowskiej. Wykorzystamy następujące wzory pomocnicze:

+ = ⊕ =

+ = ( ⊕ ) =

Przekształcenia:

= + + + =

= ( ) + ( )

= + ( ) = ( )

Krok 2 . Utworzymy schemat układu kombinacyjnego, realizujący postać zminimalizowaną funkcji logicznej w postaci podanej poniżej.

= ( )

Rysunek 3.10 Wynikowy układ kombinacyjny zminimalizowany

Tabela 3.9 Tabela z wynikami

Krok 3 . Zauważ, że wyniki w tabeli dla wersji funkcji niezminimalizowanej oraz zminimalizowanej są te same, ale do realizacji funkcji można użyć dwóch bramek zamiast ośmiu.

3.3 MINIMALIZACJA FUNKCJI LOGICZNYCH METOD Ą TABLIC KARNAUGH’A

Minimalizację za pomocą tablic Karnaugh’a można przeprowadzić ręcznie lub/i za pomocą programów. Najczęściej stosujemy metody mieszane: Na przykład dla liczby zmiennych wejściowych do czterech, pięciu, sześciu zastosujemy tablice Karnaugh’a, a potem dodatkowo próbujemy zminimalizować funkcje za pomocą praw algebry Boole’a (jeśli jest to jeszcze możliwe).

Generalnie naszym celem jest zminimalizowanie liczby bramek, tak aby układ wynikowy realizował nadal naszą tablicę prawdy.

W przypadku większej liczby zmiennych (czterech lub więcej, postać kanoniczna komplikuje się, co prawa można stosować prawa algebry Boole’a, ale można także pomylić się). Dlatego warto skorzystać z programów, które automatyzują minimalizację. Przykładowe darmowe programy dostępne w Internecie:

 Karnaugh Map Minimizer ( https://sourceforge.net/projects/k-map/ )

 Aplikacja webowa Logic circuit simplification ( http://www.32x8.com/ )

 Boole Deusto ( https://www.softpedia.com/get/Others/Home-Education/Boole-Deusto.shtml )

 KarnaughMap kmap12.exe ( https://www.softpedia.com/get/Others/Home-Education/KarnaughMap.shtml#download )

 Karnaugh Map Simulator ( https://download.cnet.com/Karnaugh-NET/3000-2053_4-10517216.html )

Istnieje również aplikacja na smartfony o nazwie Karnaugh Kmap Solver w GooglePlay. Link do aplikacji:

Z uwagi bezpieczeństwo sieciowe komputera Autora (wymagane upoważnienie aplikacji do pewnych operacji na urządzeniu), wspomniana aplikacja nie będzie tutaj omawiana. PROGRAM KARNAUGH MAP MINIMIZER:

Uwaga : symbol | oznacza tutaj negację, aby dostosować opis do programu Karnaugh Map Minimizer.

Załóżmy, że mamy funkcję logiczną, opisaną następującą tablicą prawdy i chcemy dokonać jej minimalizacji.

Tabela 3.10 Tablica prawdy

Funkcję tę możemy zapisać w postaci kanonicznej typu SOP:

X = |A|B|C|D + |A|B|CD + |A|BCD + |AB|CD + |ABCD + |ABC|D + A|BCD + AB|CD + ABCD

Oczekiwany wynik po minimalizacji: X=|A|B|C + D

W celu zminimalizowania funkcji wykorzystamy program Karnaugh Map Minimizer. Krok 1 . Ustawiamy liczbę zmiennych na 4 , a jako typ postaci kanonicznej ustawiamy „ Sum o products ”.

Rysunek 3.11 Ustawienie danych początkowych (Karnaugh Map Minimizer) Krok 2 . Przepisujemy wartości funkcji do kolumny oznaczonej literą „f”.

Rysunek 3.12 Ustawienie danych wejściowych (Karnaugh Map Minimizer) W okienku o nazwie [Karnaugh map] pojawia się tablica Karnaugh .

Rysunek 3.13 Tablica Karnaugh (Karnaugh Map Minimizer) Krok 3 . Teraz klikamy przycisk [ Solve ] i uzyskujemy wynik.

Rysunek 3.14 Postać funkcji zminimalizowanej (Karnaugh Map Minimizer) Otrzymaliśmy postać funkcji zminimalizowanej X=|A|B|C + D APLIKACJA LOGIC CIRCUIT SIMPLIFICATION

W celu zminimalizowania poprzedniej funkcji wykorzystamy aplikację webową o nazwie Logic circuit simplification (dostępną pod adresem http://www.32x8.com/ ). Przypominamy zapis kanoniczny funkcji typu SOP:

Y = |A|B|C|D + |A|B|CD + |A|BCD + |AB|CD + |ABCD + |ABC|D + A|BCD + AB|CD + ABCD

Krok 1. W przeglądarce wpisujemy adres http://www.32x8.com/ . Krok 2. Wybieramy przycisk [ 4_variables ].

Rysunek 3.15 Wybór liczby zmiennych w Logic circuit simplification Krok 3. W tablicy prawdy [ Truth Table ] w kolumnie Y ustawiamy odpowiednie wartości funkcji.

Rysunek 3.16 Tablica prawdy w Logic circuit simplification Krok 4 . Zaznaczamy opcję [ SOP ], pozostałe opcje pozostawiamy bez zmian.

Rysunek 3.17 Wybór opcji SOP w Logic circuit simplification Krok 5. Klikamy przycisk [ Submit ], aby wykonać minimalizację.

Rysunek 3.18 Przycisk Submit w Logic circuit simplification Otrzymujemy tablice Karnaugh w różnych postaciach (binarnej i dziesiętnej) oraz funkcję zminimalizowaną.

Rysunek 3.19 Funkcja zminimalizowana w Logic circuit simplification Krok 6 . W postaci funkcji wynikowej znajdują się znaki apostrofów, które oznaczają operator NOT i są umieszczone nietypowo, bowiem za zmienną. Taki zapis jest równoważny zapisowi:

Y = D + |A|B|C

Krok 7 . Przejdziemy do miejsca poniżej wynikowej postaci funkcji i zobaczymy realizację zminimalizowanej funkcji, za pomocą bramek.

Rysunek 3.20 Schemat funkcji zminimalizowanej

PROGRAM BOOLE DEUSTO:

W celu zminimalizowania poprzedniej funkcji wykorzystamy program o nazwie Boole Deusto (program ten jest bardziej rozbudowany, ale wykorzystamy jedynie jego podstawowe funkcje).

Przypominamy zapis kanoniczny funkcji typu SOP:

Y = |A|B|C|D + |A|B|CD + |A|BCD + |AB|CD + |ABCD + |ABC|D + A|BCD + AB|CD + ABCD

Krok 1 . Uruchamiamy program Boole Deusto i klikamy w przycisk [ Combinational Circuit ].

Rysunek 3.21 Przycisk Combinational Circuit w BOOLE-DEUSTO Krok 2. W polu [ Name ] wpisujemy nazwę ćwiczenia, w polu [ # of input lines ] wpisujemy liczbę zmiennych, a w polu [ # of output lines ] liczbę wyjść.

Rysunek 3.22 Ustawienie danych wejściowych w BOOLE-DEUSTO Krok 3. Następnie klikamy przycisk [ Manual Truth Table ].

Rysunek 3.23 Przycisk Manual Truth Table w BOOLE-DEUSTO Krok 4. Następnie klikamy przycisk [ Manual Truth Table ]. Pojawi się okienko [ Complete Truth Table ] w którym uzupełniamy kolumnę [ F1 ].

Rysunek 3.24 Ustawienie tablicy prawdy w BOOLE-DEUSTO Krok 5 . W celu uruchomienia obliczeń klikamy przycisk [ Evaluate ].

Rysunek 3.25 Przycisk Evaluate w BOOLE-DEUSTO

Krok 6. Otrzymujemy komunikat „ Combinational circuit saved ” i teraz możemy kliknąć [ Exit ] w okienku [ Complete Truth Table ].

Rysunek 3.26 Komunikat potwierdzający zapisanie wyniku w BOOLE-DEUSTO Rysunek 3.27 Przycisk Exit w BOOLE-DEUSTO

Krok 7. Aby otrzymać postać zminimalizowaną typu SOP możemy kliknąć przycisk [ Minimized SOP Expression ].

Rysunek 3.28 Przycisk Minimized SOP Expression w BOOLE-DEUSTO Krok 8 . Pojawi się nowe okienko, którym zobaczymy postać funkcji zminimalizowanej.

Rysunek 3.29 Postać funkcji zminimalizowanej (SOP) w BOOLE-DEUSTO W postaci funkcji wynikowej znajdują się znaki tyldy, które oznaczają operator NOT i są umieszczone przez zmienną. W tym programie zapis (~A*~B*~C) + (D) jest równoważny zapisowi Y = |A|B|C + D .

Krok 9. Aby zobaczyć wygląd tablicy Karnaugh, klikamy przycisk [ Veitch-Karnaugh ].

Rysunek 3.30 Przycisk Veitch-Karnaugh w BOOLE-DEUSTO

Rysunek 3.31 Tablica Karnaugh w BOOLE-DEUSTO

Krok 10 . Aby zobaczyć realizację funkcji zminimalizowanej, klikamy przycisk [ View Circuit ].

Rysunek 3.32 Przycisk View Circuit w BOOLE-DEUSTO

Krok 11. Aby wrócić do okna głównego, klikamy przycisk [ Back ], a potem [ Exit ]. Krok 12. Aby zapisać zrealizowany układ na dysku, możemy wykorzystać przycisk [ Save ].

Rysunek 3.33 Przycisk Save w BOOLE-DEUSTO

Rysunek 3.34 Realizacja funkcji zminimalizowanej (SOP) w BOOLE-DEUSTO PROGRAM KARNAUGHMAP 1.2:

W celu zminimalizowania poprzedniej funkcji wykorzystamy program o nazwie KarnaughMap 1.2 (program ten jest bardzo prosty w obsłudze i wymaga mało operacji). Przypominamy zapis kanoniczny funkcji typu SOP :

Y = |A|B|C|D + |A|B|CD + |A|BCD + |AB|CD + |ABCD + |ABC|D + A|BCD + AB|CD + ABCD

Krok 1. Uruchamiamy program KarnaughMap 1.2

Krok 2. W odpowiednich kratkach zaznaczamy miejsca gdzie funkcja ma wartość 1. W polu [ Equation Output ] automatycznie pojawi się wynik.

Rysunek 3.35 Wynikowa funkcja zminimalizowana w KarnaughMap 1.2 W postaci funkcji wynikowej znajdują się znaki „ slash ”, które oznaczają operator NOT i są umieszczone przez zmienną. W tym programie zapis D+/A/B/C jest równoważny zapisowi Y = D + |A|B|C .

Uwaga końcowa :

Czytelnik samodzielnie wybierze, która z powyżej opisanych aplikacji najbardziej mu odpowiada, jako najprostszą i najbardziej efektywną.

4 KLASYFIKACJA I OZNACZENIA UKŁADÓW CYFROWYCH

4.1 OGÓLNA DEFINICJA UK Ł ADU CYFROWEGO Sygnały analogowe to sygnały elektryczne, które mogą przyjmować wszystkie wartości z pewnego podzbioru wartości rzeczywistych.

Rysunek 4.1 Sygnał analogowy

Sygnały cyfrowe to sygnały elektryczne, które mogą przyjmować wartości ze skończonego zbioru wartości sygnałów tzw. sygnałów dyskretnych.

Rysunek 4.2 Sygnał cyfrowy wielowartościowy

Układy cyfrowe to układy elektroniczne, posługujące się sygnałami cyfrowymi . Szczególnym przypadkiem układu cyfrowego jest układ cyfrowy (binarny) dwuwartościowy , często nazywany po prostu układem cyfrowym.

Rysunek 4.3 Sygnał cyfrowy dwuwartościowy

Układy elektroniczne które posługują się dwoma wartościami sygnału (0,1) nazywamy cyfrowym układem binarnym . Dla uproszczenia w dalszych częściach książki założono, że pod pojęciem układów cyfrowych będziemy rozumieć cyfrowe układy dwuwartościowe, przetwarzające dwie wartości: zero i jeden . Układ cyfrowy może posiadać N wejść i M wyjść.

Rysunek 4.4 Ogólny schemat blokowy układu cyfrowego

4.2 OGÓLNY PODZIA Ł UK Ł ADÓW CYFROWYCH Układy cyfrowe możemy podzielić na układy:

 kombinacyjne;

 sekwencyjne asynchroniczne;

 sekwencyjne synchroniczne;

Układ cyfrowy kombinacyjny to taki układ, w którym stan wyjść zależy wyłącznie od stanu jego wejść.

Układ cyfrowy sekwencyjny to taki układ, w którym stan wyjść zależy od stanu jego wejść oraz poprzednich stanów układu.

Układ cyfrowy sekwencyjny asynchroniczny to taki układ, dla którego zmiana jego stanu może wystąpić w dowolnym momencie czasu.

Układ cyfrowy sekwencyjny synchroniczny to taki układ, dla którego zmiana jego stanu może wystąpić tylko w określonym momencie czasu.

Układy cyfrowe można podzielić pod względem sposobu ich działania logicznego, czyli przetwarzania informacji. Wyróżniamy dwie klasy układów cyfrowych:

 układy kombinacyjne;

 układy sekwencyjne;

Ze względu na technologię wykonania (realizację) układów możemy je podzielić na:

 bipolarne (TTL, ECL, I2L);

 unipolarne (CMOS, NMOS, PMOS);

4.3 UK Ł ADY KOMBINACYJNE

Definicja układu kombinacyjnego:

Cyfrowy układ kombinacyjny to układ charakteryzujący się tym, że stany sygnałów wyjściowych są zawsze takie same dla określonych stanów sygnałów wejściowych. Najprostszym układem kombinacyjnym jest bramka NOT. Bardziej złożone układy kombinacyjne można projektować i tworzyć z podstawowych bramek logicznych. Na rysunku przedstawiono schemat ogólny układu kombinacyjnego z wieloma wejściami (oznaczonymi jako a, b, c, …, z ) i jednym wyjściem (oznaczonym jako y ). Funkcja logiczna opisująca związek miedzy stanami na wejściach i stanem na wyjściu to y= F (a, b, c, …, z).

Rysunek 4.5 Schemat ogólny układu kombinacyjnego

Wśród układów kombinacyjnych wyróżniamy m.in., następujące rodzaje układów:

 sumatory;

 układy arytmetyczno-logiczne;

 kodery, dekodery;

 demultipleksery;

 multipleksery;

4.4 UK Ł ADY SEKWENCYJNE

Definicja układu sekwencyjnego:

Cyfrowy układ sekwencyjny to układ charakteryzujący się tym, że stany sygnałów wyjściowych zależą od stanów sygnałów wejściowych oraz poprzedniego stanu wewnętrznego układu.

Na rysunku przedstawiono schemat ogólny układu sekwencyjnego z wieloma wejściami (oznaczonymi jako a, b, c, …, z, Q t-1 ) i jednym wyjściem (oznaczonym jako y ). Funkcja logiczna opisująca związek miedzy stanami na wejściach w chwili t , stanem wewnętrznym w chwili t-1 ( Q t-1 ) i stanem na wyjściu to y= F (a, b, c, …, z, Q t-1 ).

Rysunek 4.6 Schemat ogólny układu sekwencyjnego

Wśród układów sekwencyjnych wyróżniamy m.in., następujące rodzaje układów:

 przerzutniki;

 liczniki;

 rejestry;

 układy czasowe;

4.5 OZNACZENIA UK Ł ADÓW CYFROWYCH W poniższych tabelach umieszczono określenia pomocne do określania sposobu wykonania, ogólnego rodzaju, zastosowania układu scalonego, zakresu temperatury pracy, typ układu, na podstawie jego oznaczenia literowo-cyfrowego (źródło Norma Branżowa BN-78/3375-21. http://bc.pollub.pl/Content/7815/PDF/BN_78_3375_21.pdf ).

Tabela 4.1 Oznaczenia układów scalonych (pierwsza litera) Tabela 4.2 Oznaczenia układów scalonych (druga litera)

Tabela 4.3 Oznaczenia układów scalonych (trzecia litera)

Tabela 4.4 Oznaczenia układów scalonych (pierwsza cyfra)

Druga, trzecia, czwarta lub piąta cyfra, określa dany typ układu. Dla układów monolitycznych cyfrowych, po drugiej cyfrze, mogą znaleźć się litery określające serię układu:

 H – seria szybka;

 S – seria bardzo szybka;

 Brak litery – seria standardowa;

Przykłady:

UCY74LS00, UCY74H08

Różni producenci stosują różne oznaczenia, ale generalnie stosują się poniższej struktury, która składa się 5 pól:

 Producent;

 Seria;

 Wykonanie;

 Typ układu;

 Obudowa;

Tabela 4.5 Ogólna struktura oznaczenia układów cyfrowych

Producent:

Tabela 4.6 Symbole wybranych producentów

Seria:

Tabela 4.7 Symbole wybranych serii

Wykonanie:

Tabela 4.8 Symbole wybranych wykonań (technologii)

Typ układu:

Tabela 4.9 Symbole wybranych typów układu

Obudowa

Tabela 4.10 Symbole wybranych obudów

4.6 PRZYK Ł ADOWE UK Ł ADY SCALONE

Tabela 4.11 Przykładowe układy scalone w programie Atanua

4.7 UK Ł ADY STYKOWE ELEKTRYCZNE

Układy cyfrowe mogą także występować jako tzw. układy stykowe, np. realizowane za pomocą elementów elektrycznych, które mają właściwość bycia w dwóch różnych stanach ( załączone, wyłączone ), np. przełączników, wyłączników, kontaktronów, przekaźników, styczników, oraz innych elementów np. automatyki przemysłowej lub domowej. Przykład poniższy reprezentuje stany logiczne dla SW1 ( 1 ) , SW2 ( 0 ), oraz MT1 ( 1 ).

Rysunek 4.12 Przykład układu stykowego elektrycznego

5.1 DOST Ę PNE SYMULATORY I ICH OPIS

W tym rozdziale znajdziesz skrócone opisy wybranych programów symulacyjnych oraz pomocniczych aplikacji webowych, które możesz wykorzystać do nauki dla średniozaawansowanych.

Opis każdego programu składa się z następujących sekcji (aby zachować zgodność ze stanem faktycznym oraz prawem autorskim):

 uwagi wstępne (data ostatniej wersji, autor, oraz inne informacje);

 ostatnia data dostępu do linku aplikacji (lub linku źródłowego instalatora programu);

 główne cechy;

 krótki opis programu;

 krótki opis budowy programu/aplikacji lub/i krótka instrukcja; Podsumowując, zalecane do symulacji tzw. idealnych układów cyfrowych są następujące programy: Digital Works i Atanua .

Do symulacji i nauki prostego asemblera dla początkujących polecane są programy: LMC 1.1, LMC 1.3, LMC 3.3.

Dla średniozaawansowanych polecany jest program webowy o nazwie Simple 8-bit Assembler Simulator .

Do symulacji rzeczywistych układów cyfrowych z uwzględnieniem ich czasów propagacji (sygnałów rosnących i malejących) nadaje się bezpłatny program LTspice IV . Ten program jest jednak bardzo trudny w obsłudze i wymaga dużo czasu do opanowania jego pełnej i sprawnej obsługi.

5.2 PROGRAM ATANUA

Uwagi wstępne: Ponieważ obsługa programu jest bardzo intuicyjna, to jego opis jest skrócony. Data ostatniej wersji: 2013. Autor: Jari Kommpa.

Ostatnia data dostępu do aplikacji: 05.05.2022.

Na powyższej stronie znajduje się plik PDF w którym znajdziecie mnóstwo praktycznych porad, odnośnie programu Atanua (autor Jari Kompa). Naprawdę warto i polecam szczególnie dla studentów zaawansowanych! (dostęp w dniu 05.05.2022 r.). Rodzaj aplikacji: Aplikacja dyskowa ( http://sol.gfxile.net/atanua/downloads.html ) Główne cechy: Symuluje idealne układy logiczne. Instrukcje głównie w formie graficznej. Link do głównej strony aplikacji: http://sol.gfxile.net/atanua/ Link do artykułu: http://www.secnews.pl/2008/03/25/atanua-symulator-ukladow-

Krótki opis: P r o g r a m służy do projektowania prostych układów logicznych kombinacyjnych i sekwencyjnych, przy założeniu idealnego modelu układu cyfrowego. Program symuluje stany logiczne, wykorzystuje niestandardowy interfejs graficzny użytkownika, pozwalając uczniom i studentom skoncentrować się na nauce przedmiotu zamiast spędzać czas na nauce narzędzia.

Zalecany dla uczniów technikum oraz studentów na 1 roku studiów dla osób średniozaawansowanych.

Rysunek 5.1 Widok ogólny programu Atanua

Krótka instrukcja:

 a – obszar wyboru elementów cyfrowych;

 b – obszar (kratka z liniami jasnozielonymi) przeznaczony do umieszczania elementów;

 c – obszar menu (polecenia);

Obszar a (wybór elementów cyfrowych):

W obszarze elementów cyfrowych rozróżniamy :

 Elementy podstawowe (ang. Base );

 Elementy wejściowe (ang. In );

 Elementy wyjściowe (ang. Out );

Elementy podstawowe ( Base ):

Rysunek 5.2 Obszar a (wybór elementów cyfrowych)

Elementy wejściowe ( In ):

Rysunek 5.3 Obszar a (wybór elementów wejściowych)

Elementy wyjściowe ( Out ):

Rysunek 5.4 Obszar a (wybór elementów wyjściowych)

Obszar b (w tym obszarze wstawiasz i łączysz elementy cyfrowe):

Rysunek 5.5 Obszar b (łączenie elementów cyfrowych)

Obszar c (operacje na plikach oraz wybór menu Base, Chip, In, Out, Misc):

Rysunek 5.6 Obszar c (menu)

W tym obszarze możemy wybrać m.in. operacje na plikach lub wybrać rodzaj układu cyfrowego:

 Elementy podstawowe (ang. Base );

 Elementy wejściowe (ang. In );

 Elementy wyjściowe (ang. Out );

Podstawowe operacje związane z plikami:

 New (Ctrl-N) – tworzenie nowego układu cyfrowego.

 Load (Ctrl-L) – wczytanie istniejącego układu cyfrowego z pliku dyskowego.

 Save (Ctrl-S) – zapisanie aktualnego układu cyfrowego do pliku dyskowego.

 Quit – wyjście z programu.

Pomoc do programu

Aby uzyskać pomoc dotyczącą obsługi programu skorzystaj z linków:

5.3 PRZYK Ł ADOWE UK Ł ADY SCALONE W ATANUA W programie Atanua możesz wybrać gotowe układy scalone z serii 74LSxx – w tym celu należy kliknąć pozycję „ Chips ” w menu.

Rysunek 5.7 Przycisk „Chips” w Atanua

Po lewej stronie okna programu pojawi się lista dostępnych układów, które możesz przenosić na główną planszę.

Rysunek 5.8 Lista dostępnych układów scalonych w Atanua Gotowe układy w symulatorze Atanua symulują scalone układy cyfrowe wykonane w technice TTL. Poniższa tabela zawiera nazwy oraz krótki opis funkcjonalności układów scalonych, które są dostępne w symulatorze Atanua.

Tabela 5.9 Wybrane układy scalone TTL symulowane w Digital Works

5.4 DIGITAL WORKS

Uwagi wstępne: ponieważ obsługa programu jest częściowo intuicyjna, to jego opis jest bardziej rozszerzony.

Ostatnia data dostępu do aplikacji: 05.05.2022.

Rodzaj aplikacji: Aplikacja dyskowa typu Freeware.

Główne ograniczenia i wady: Mała liczba układów sekwencyjnych. Symuluje idealne układy logiczne.

Link do aplikacji:

Krótki opis: P r o g r a m służy do projektowania prostych układów logicznych kombinacyjnych i sekwencyjnych, przy założeniu idealnego modelu układu cyfrowego. Symulowanie stanów i przebiegów zmian stanów logicznych, maksymalnie do 32 cykli sygnału zegarowego.

Zalecany dla uczniów technikum oraz studentów na 1 roku studiów. Krótka instrukcja:

 Elementy okna programu;

 Paski narzędziowe;

 Gotowe elementy podstawowe;

 Pozostałe elementy paska narzędziowego;

 Tworzenie sekwencji bitowych;

 Wykonywanie wykresów (przebiegów) sygnałów;

Elementy okna programu:

Okno główne programu składa się z:

 paska menu (Menu Bar);

 pasków narzędziowych (Tools Bars);

 planszy do projektowania układu (Worksheet);

Rysunek 5.1 Wygląd okna programu Digital Works

Pasek menu zawiera menu poziome zawierające następujące pozycje:

 File;

 Edit;

 Circuit;

 View;

 Tools;

 Help;

Opcje zawarte w Menu File oraz Edit, pominiemy, gdyż są one analogiczne do wielu innych programów komputerowych.

Menu Circuit:

Pozwala na sterowanie całym procesem symulacji, a za pośrednictwem pozycji „ Clock Speed ”, możemy ustawić częstotliwość zegara dla układów sekwencyjnych synchronicznych.

Rysunek 5.2 Rozwinięta opcja Clock Speed w Menu Circuid Menu View:

Zawiera opcje związane z zarządzaniem siatkami pomocniczymi w programie.

Rysunek 5.3 Wybór opcji Grid Setup…

W przypadku wyboru opcji „ Grid Setup ”, możemy ją dowolnie definiować, co ilustruje poniższy rysunek:

Rysunek 5.4 Definiowanie parametrów siatki w programie Menu Tools:

W tym menu znajdziemy kilka przydatnych opcji, takich jak np.” Logic History ”, która pozwala na otwieranie okna z przebiegami czasowymi symulacji.

Rysunek 5.5 Okno z przebiegami czasowymi układów cyfrowych Menu Tools  Template Editor:

W menu „ Template Editor ”, można tworzyć własne, bardziej złożone układy cyfrowe, przypisując je do innych (teraz nie będziemy tego opisywali, ponieważ jest to zagadnienie dla bardziej zaawansowanych użytkowników programu).

Paski narzędziowe:

Pierwszy pasek narzędziowy zawiera standardowe ikony, znane użytkownikom systemów Windows:

New, Open, Save, Cut, Copy, Paste, Print ( dlatego nie b ę d ą tutaj opisywane ).

Rysunek 5.6 Pasek służący do organizacji plikami programu Drugi pasek narzędziowy zawiera kilka grup, a mianowicie:

grupę bramek ( OR, NOR, XOR, XNOR, NOT, AND, NAND, TRI-STATE ), grupę przerzutników ( RS, JK, D ), elementy pamięci ( m ), oraz Tag Device (czyli styk, pin ) ( x ).

Rysunek 5.7 Pasek zawierający bibliotekę elementów cyfrowych Gotowe elementy podstawowe:

Rysunek 5.8 Bramka OR (2, 3, lub 4 wejściowa)

Rysunek 5.9 Bramka NOR (2, 3, lub 4 wejściowa)

Rysunek 5.10 Bramka XOR (2 wejściowa) oraz Bramka XNOR (2 wejściowa)

Rysunek 5.11 Bramka NOT

Rysunek 5.12 Bramka AND (2, 3, lub 4 wejściowa)

Rysunek 5.13 Bramka NAND (2, 3, lub 4 wejściowa)

Rysunek 5.14 Bramka trójstanowa

Rysunek 5.15 Zestaw przerzutników: RS, JK oraz D

Rysunek 5.16 Układ pamięci ROM 16 x 8

Rysunek 5.17 Układ pamięci RAM 256 x 8

Rysunek 5.18 Wyświetlacz 7-segmentowy

Rysunek 5.19 Wyświetlacz binarny, heksadecymalny, decymalny

Rysunek 5.20 Wyłącznik, Masa, Zasilanie, Generator, Sygnał zegarowy

Pozostałe elementy paska narzędziowego:

Elementy służące do tworzenia i sterowania sygnałami wejściowymi to:

 Sequence Generator (generator sekwencji bitów);

 Clock (sygnał zegarowy);

 Interactive Input (ręczne ustawianie sygnału 0 lub 1);

 Switch (wyłącznik);

 Ground (masa, 0V);

 Vcc (zasilanie, +5V);

Rysunek 5.21 Elementy do sterowania sygnałami wejściowymi Elementy służące do tworzenia wyjść, napisów i przewodów:

 LED (dioda LED);

 7 Segment LED (wyświetlacz 7-segmentowy);

 Numeric Output (wyświetlacz cyfr);

 Annotation (napis tekstowy);

 Wiring Tool (przewód);

Rysunek 5.22 Elementy wyjściowe, napisy oraz przewody

Trzeci pasek narzędziowy służy do wykonywania symulacji i badania przebiegów sygnałów binarnych w układach kombinacyjnych oraz głównie sekwencyjnych. Składa on się z następujących ikon:

 Run (start symulacji);

 Stop (zakończenie symulacji);

 Pause (zatrzymanie symulacji);

 Step (krokowe wykonywanie symulacji);

 Object Selector (wybór elementu);

 Object Interaction (sterowanie elementem);

 Logic Probe (próbnik stanu logicznego);

Rysunek 5.23 Pasek symulacyjny

Tworzenie sekwencji bitowych:

W przykładowym układzie chcemy stworzyć generator sekwencji sygnałów binarnych, wysyłanych w kolejności (od lewej strony do prawej) np.:

Rysunek 5.24 Przykładowe bity dla generatora sekwencji

Rysunek 5.25 Gotowy model generatora sekwencji

Krok 1 . Ustawiamy częstotliwość sygnału zegarowego na 1Hz. Krok 2 . Dodajemy element o nazwie Sequence Generator.

Rysunek 5.26 Sequence Generator

Krok 3 . Konfigurujemy Sequence Generator.

Rysunek 5.27 Edycja ustawień generatora funkcyjnego

Pojawia się okienko Edit Sequence:

Rysunek 5.28 Wygląd okna edycji

Za pomocą mini klawiatury wpisujemy odpowiednią sekwencję bitów. Zatwierdzamy przyciskiem [Ok] i testujemy.

Krok 4 . Wykonujemy testowanie (symulację).

Wykonywanie wykresów (przebiegów) sygnałów:

Rysunek 5.29 Przykładowy schemat do wykonania przebiegów sygnałów W przykładowym układzie sekwencyjnym chcemy wyświetlić przebiegi sygnałów wejściowych i wyjściowych oraz sygnału zegarowego. Są to:

 sequence [WEJSCIE];

 CLOCK (ZEGAR);

 WYJSCIE;

Krok 1 . Ustawiamy częstotliwość sygnału zegarowego na 1Hz.

Rysunek 5.30 Ustawienie częstotliwości zegara

Krok 2 . Dodajemy obserwowane sygnały do Logic History.

Rysunek 5.31 Dodanie sygnału sequence do Logic History

Rysunek 5.32 Dodanie sygnału clock do Logic History

Rysunek 5.33 Dodanie WYJŚCIE do Logic History

Krok 3 . Przechodzimy do menu Tools i wybieramy Logic History. Pojawia się okienko Logic History:

Rysunek 5.34 Wygląd okna Logic History po dodaniu sygnałów W lewej kolumnie pojawią nazwy obserwowanych sygnałów. W pasku narzędziowym znajduje się pięć ikon:

 Run – start symulacji układu;

 Stop – stop symulacji układu;

 Pause – zatrzymanie symulacji;

 Step – krokowe wykonywanie symulacji;

 Toogle Display Mode – tryb wyświetlania;

Krok 4 . Wykonaj symulację układu za pomocą ikony Run lub Step.

Rysunek 5.35 Przebiegi sygnałów w postaci wykresów

Symulacja odbywa się zgodnie z częstotliwością sygnału zegarowego ustawioną w opcji Circuit  Clock Speed , a całkowita liczba cykli zegarowych wynosi 32. Aby przełączyć postać przebiegów na symbole binarne należy kliknąć ikonę Toogle Display Mode.

Rysunek 5.36 Ikona Toogle Display Mode

Rysunek 5.37 Przebiegi sygnałów w postaci symboli binarnych

5.5 Przyk ł adowe uk ł ady scalone w Digital Works W symulatorze Digital Works możesz wybrać gotowe scalone układy cyfrowe wykonane w technice CMOS.

Rysunek 5.38 Przycisk [Parts Centre]

Przycisk [ Parts Centre ].

W celu wstawienia układu na planszę główną symulatora należy na trzecim od góry pasku narzędziowym kliknąć [ Parts Centre ].

Rysunek 5.39 Katalog układów scalonych w [Parts Centre] Pojawi się dodatkowe okno w którym zobaczysz foldery, a w nich wiele różnych rodzajów cyfrowych układów scalonych.

Zajmiemy się wybranymi układami scalonymi, które znajdują się w folderze [ Integrated Circuits ].

Tabela 5.40 Przykładowe układy scalone w folderze [Integrated Circuits]

5.6 LOGIC GATE SIMULATOR

Uwagi wstępne: ponieważ obsługa aplikacji jest bardzo intuicyjna, opis jest skrócony do niezbędnego minimum.

Ostatnia data dostępu do linku aplikacji: 05.05.2022.

Rodzaj aplikacji: Aplikacja dyskowa (Open Source).

Główne ograniczenia i wady: Zawiera tylko układy kombinacyjne (bramki). Logic Gate Simulator to narzędzie do eksperymentowania z bramkami logicznymi oraz poznawania ich.

Budowanie układów za pomocą metody: "przeciągnij i upuść". Wyświetlanie aktywności układów scalonych podczas symulacji. Link do strony głównej aplikacji: https://kolls.net/gatesim/

Link do pobierania aplikacji:

Krótki opis budowy aplikacji:

Główny widok okna aplikacji składa się z:

 Paska narzędziowego;

 Komponentów cyfrowych (Basic Gates, Compound Gates, I/O Gates, User Gates) ;

 Obszaru głównego;

Rysunek 5.41 Widok okna aplikacji Logic Gate Simulator.

5.7 LOGICLY-DEMO

Uwagi wstępne: ponieważ obsługa aplikacji jest bardzo intuicyjna, opis jest skrócony do niezbędnego minimum.

Ostatnia data dostępu do linku aplikacji: 05.05.2022.

Rodzaj aplikacji: Aplikacja webowa FREE TRIAL DEMO.

Główne ograniczenia i wady: Wersja Trial nie zapisuje schematu do pliku dyskowego. Symuluje idealne układy cyfrowe.

Link do aplikacji: https://logic.ly/demo/

Krótki opis: Logic.ly symuluje obwody logiczne i pomaga uczniom w nauce układów cyfrowych. Dzięki prostemu i przyjaznemu interfejsowi użytkownika zachęca do eksperymentowania. Prawa autorskie © 2021 Bowler Hat LLC. Wszelkie prawa zastrzeżone. Zalecany dla uczniów technikum i liceum.

Krótka instrukcja:

Rysunek 5.42 Główny widok okna aplikacji Logicly-Demo.

Rysunek 5.43 Elementy składowe okna aplikacji Logicly-Demo. Okno główne aplikacji składa się z następujących elementów:

 Menu;

 Pasek narzędziowy;

 Elementy cyfrowe m.in. Input Controls (elementy wejściowe), Output Controls (elementy wyjściowe), Logic Gates (bramki logiczne), Flip-Flops (przerzutniki);

 Obszar główny;

Aplikacja umożliwia zastosowanie następujących elementów wejściowych:

 Toggle Switch;

 Push Button;

 Clock;

 High Constant;

 Low Constant;

Aplikacja umożliwia zastosowanie następujących elementów wyjściowych:

 Light Bulb (żarówka);

 4-Bit Digit;

Przykładowe wykorzystanie powyższych elementów.

Rysunek 5.44 Przykład konwersji liczby binarnej do liczby dziesiętnej.

Rysunek 5.45 Przykład sterowania żarówką.

Aplikacja umożliwia zastosowanie następujących bramek:

 Buffer (bramka buforująca);

 NOT Gate (bramka NOT);

 AND Gate (bramka AND);

 NAND Gate (bramka NAND);

 OR Gate (bramka OR);

 NOR Gate (bramka NOR);

 XOR Gate (bramka XOR);

 XOR Gate (bramka XNOR);

 Tri-State (bramka trójstanowa);

Przykładowe wykorzystanie powyższych elementów.

Rysunek 5.46 Przykład sterowania żarówką za pomocą bramki AND.

Rysunek 5.47 Przykład sterowania żarówką (bardziej złożony). Aplikacja umożliwia zastosowanie następujących układów sekwencyjnych:

 SR Flip-Flop (przerzutnik SR);

 D Flip-Flop (przerzutnik D);

 JK Flip-Flop (przerzutnik JK);

 T Flip-Flop (przerzutnik T);

Przykładowe wykorzystanie powyższych elementów.

 JK Flip-Flop (przerzutnik JK):

Rysunek 5.48 Wykorzystanie przerzutnika do sterowania żarówką.

5.8 LTspice IV (dla zaawansowanych)

Gdzie w programie LTspice znajdziesz bramki logiczne? W górnej części programu, w pasku narzędziowym należy wybrać ikonę [Component] .

Rysunek 5.49 Pobieranie bramek logicznych w aplikacji LTspice. Następnie w okienku [Select Component Symbol ] otwórz folder [Digital] .

Rysunek 5.50 Folder [Digital] w aplikacji LTspice.

W okienku [Select Component Symbol] znajdziesz kilka podstawowych bramek:

 AND (and);

 NOT (inv);

 OR (or);

 XOR (xor);

Rysunek 5.51 Podstawowe bramki w aplikacji LTspice.

Aby wstawić bramkę należy ją zaznaczyć i kliknąć przycisk [OK].

Rysunek 5.52 Wstawianie bramki AND w aplikacji LTspice.

Jak wygląda bramka AND w tym programie?

Rysunek 5.53 Bramka AND w aplikacji LTspice.

Jak wygląda bramka NOT w tym programie?

Rysunek 5.54 Bramka NOT w aplikacji LTspice.

Jak wygląda bramka OR w tym programie?

Rysunek 5.55 Bramka OR w aplikacji LTspice.

Jak wygląda bramka XOR w tym programie?

Rysunek 5.56 Bramka XOR w aplikacji LTspice.

5.9 CIRCUIT WIZARD DEMO

Uwagi wstępne: ponieważ program jest dostępny tylko w wersji demo, opis jest skrócony do niezbędnego minimum.

Ostatnia data dostępu do linku aplikacji: 05.05.2022.

Rodzaj aplikacji: Program FREE DEMO .

Główne ograniczenia i wady: Wersja Demo (Circuit Wizard 3.5 Education Demo). Ten program nie jest zorientowany na projektowanie i symulowanie układów cyfrowych. Link do aplikacji: https://circuit-wizard.software.informer.com/download/ Krótki opis: Symuluje obwody elektryczne analogowe i cyfrowe. Posiada prosty i bardzo przyjazny interfejs dla początkującego użytkownika.

Zalecany dla uczniów technikum oraz studentów na pierwszym roku studiów. Krótka instrukcja:

Pierwsze uruchomienie.

W celu utworzenia nowego projektu należy w menu wybrać File  New … Pojawi się okno, w którym wybierz opcję o nazwie Electronics Projects .

Rysunek 5.57 Opcja Electronics Projects programu Circuit Wizard Najważniejsze elementy programu:

W górnej części programu znajdują się:

 Standardowy pasek menu

 Standardowy pasek narzędziowy

Rysunek 5.58 Pasek Menu programu Circuit Wizard

Rysunek 5.59 Pasek narzędziowy programu Circuit Wizard W prawej części programu znajduje się zakładka o nazwie Gallery, a w niej między innymi, następujące foldery:

 Power Supplies;

 Connectors;

 Input Components;

 Passive Components;

 Logic Gates;

 Integrated Circuits;

 Output Components;

 oraz inne…

Rysunek 5.60 Boczny pasek narzędziowy z komponentami W środkowej części programu znajduje się obszar roboczy, czyli plansza przeznaczona do projektowania i symulacji obwodów.

Rysunek 5.61 Plansza do projektowania układów

Aby przenieść układ logiczny (cyfrowy) do obszaru do projektowania układów, przejdź do folderu Logic Gates w zakładce o nazwie Gallery .

Rysunek 5.62 Folder „Logic Gates”

Z folderu Logic Gates wybierz bramkę.

Rysunek 5.63 Wybór bramki (bramek)

Przykładowe układy cyfrowe:

Przykładowy projekt układu cyfrowego:

Rysunek 5.64 Przykładowa realizacja układu cyfrowego

5.10 LITTLE MAN COMPUTER

Uwagi wstępne: Symulator Little Man Computer oparty jest na modelu komputera Little Man Computer (LMC), stworzonym przez dr Stuarta Madnicka w 1965 roku. LMC jest powszechnie używany do celów edukacyjnych, ponieważ modeluje prosty komputer o architekturze von Neumanna, który ma wszystkie podstawowe cechy komputera. Jest programowany za pomocą kodu asemblera.

Rysunek 5.65 Architektura von Neumanna

Zalecany dla uczniów technikum oraz studentów na 1 roku studiów, dla osób średniozaawansowanych.

5.11 WERSJE SYMULATORÓW LMC

W Internecie można znaleźć wiele różnych wersji symulatorów LMC. Wersja: 1.3 oraz 3.3 (są prawie identyczne, ale wersja 3.3 działa szybciej). Ostatnia data dostępu do aplikacji: 05.05.2022.

Rodzaj aplikacji – wersja 1.3: Aplikacja webowa .

Rodzaj aplikacji – wersja 3.3: Aplikacja dyskowa .

Główne ograniczenia i wady:

 Komputer LMC służy wyłącznie do celów edukacyjnych.

 Komputer LMC posługuje się ograniczoną liczbą rozkazów (11 rozkazów).

 Komputer LMC ma pamięć RAM zbudowaną ze 100 komórek.

 Każda komórka może przechowywać liczby jako wartości całkowite od -999 do 999.

 Pamięć RAM musi pomieścić kod programu oraz dane programu.

 Komputer LMC operuje wyłącznie na liczbach całkowitych. Link do głównej strony aplikacji: http://peterhigginson.co.uk/lmc/

5.12 BUDOWA KOMPUTERA LMC

Rysunek 5.66 Wygląd programu LMC ( http://peterhigginson.co.uk/lmc/) Komputer LMC składa się z następujących komponentów:

 a – OUTPUT czyli wyjście (miejsce gdzie można zobaczyć wyniki w postaci liczb);

 b – RAM czyli pamięć, która przechowuje kody programu oraz dane;

 c – CPU czyli procesor, który wykonuje kody programu;

 d – INTPUT czyli wejście (miejsce gdzie można wpisywać dane liczbowe);

 e – magistrale przesyłowe wewnątrz komputera, służące do przesłania rozkazów, adresów i danych;

 f – dodatkowe wskazówki edukacyjne obserwowane podczas działania komputera;

BUDOWA PROCESORA (CPU):

Rysunek 5.67 Budowa procesora w LMC

Procesor oznaczony jako CPU w komputerze LMC składa się z następujących układów:

 a - PROGRAM COUNTER – licznik rozkazów służy do adresowania kolejnych rozkazów

 b - INSTRUCTION REGISTER – rejestr rozkazu służy do przechowywania kodu rozkazu, który jest aktualnie wykonywany

 c - ADDRESS REGISTER – rejestr adresu służy do przechowywania adresu pamięci RAM

 d - ACCUMULATOR – akumulator, rejestr najczęściej przechowujący wynik ostatniej operacji

 e - ARITHMETIC UNIT – jednostka odpowiedzialna za wykonywanie operacji arytmetycznych (dodawanie i odejmowanie)

5.13 LISTA ROZKAZÓW PROCESORA LMC

Co to jest lista rozkazów?

Jest to lista składająca się z nazw rozkazów (tzw. mnemoników) oraz ich kodów oraz opisu jakie operacje (rozkazy) może wykonać procesor.

Tabela 5.10 Lista rozkazów procesora LMC

5.14 OBS Ł UGA APLIKACJI LMC 1.3 WEBOWEJ W tym podrozdziale znajdziesz opis symulatora Little Man Computer v. 1.3 ( wersja webowa ), dostępnej za pomocą adresu http://peterhigginson.co.uk/lmc/ Aplikacja o nazwie Little Man Computer służy do symulowania prostego komputera. Po uruchomieniu symulatora, pojawi się okno główne programu LMC.

Rysunek 5.68 Części okna głównego LMC (wersja 1.3)

 Część 1 – zawiera miejsce do wpisywania kodu asemblerowego programu;

 Część 2 – przyciski do uruchamiania kodu asemblerowego programu;

 Część 3 – okienko do wpisywania danych wejściowych;

 Część 4 – procesor (CPU);

 Część 5 – zawartość 100 komórek pamięci RAM, gdzie umieszczany jest kod programu oraz jego dane;

 Część 6 – okienko do wyświetlania danych wyjściowych;

 Część 7 – opcje sterujące przepływem danych;

5.15 OBS Ł UGA APLIKACJI LMC 3.3 (DYSKOWA) Rodzaj aplikacji: Aplikacja dyskowa typu Freeware.

W tym podrozdziale znajdziesz opis symulatora Little Man Computer v. 3.3 ( wersja dyskowa ), dostępnej w katalogu lmc , znajdującego się na serwerze FTP Wydawnictwa. Aplikacja o nazwie Little Man Computer służy do symulowania prostego komputera. Po uruchomieniu symulatora, pojawi się okno główne programu LMC.

Rysunek 5.69 Okno główne aplikacji LMC (wersja 1.3)

Objaśnienia do czego służą poszczególne elementy symulatora. LEWA CZĘŚĆ SYMULATORA zawiera następujące elementy:

Dwie kolumny zatytułowane „ Assembly Language Code ” oraz przyciski sterujące, znajdujące się pod kolumnami.

W pierwszej kolumnie „ Assembly Language Code ” należy wpisywać kod programu asemblerowego lub do „wklejania” go z Notatnika.

Rysunek 5.70 Miejsce wpisywania kodu assemblera

Rysunek 5.71 Przykładowy kod assemblera

Przycisk „ ASSEMBLE CODE INTO RAM ” służy do asemblacji (kodowania) kodu do pamięci RAM.

Rysunek 5.72 Kodowanie kodu assemblera do pamięci RAM W drugiej kolumnie „ Assembly Language Code ” pojawi się kod programu.

Rysunek 5.73 Kod programu assemblera

Przeznaczenie przycisków sterujących jest następujące:

„ RUN ” – wykonanie programu załadowanego do pamięci RAM:

Rysunek 5.74 Przycisk uruchamiający program

„ STEP ” – wykonanie krok po kroku dla każdego rozkazu w programie (w celach edukacyjnych lub do testowania błędów):

Rysunek 5.75 Przycisk uruchamiający program krok po kroku „ SAVE ” – zapisanie programu do pliku TXT np. do pliku program1.txt:

Rysunek 5.76 Przycisk zapisujący program do pliku

„ LOAD ” – załadowanie programu z pliku TXT np. z pliku program1.txt:

Rysunek 5.77 Przycisk otwierający plik z programem

„ RESET ” – kasowanie wejścia i wyjścia:

Rysunek 5.78 Przycisk resetujący wejście i wyjście

PRAWA CZĘŚĆ SYMULATORA zawiera następujące elementy: WYJŚCIE systemu komputerowego, w którym pojawiają się dane wyprowadzane na zewnątrz systemu komputerowego LMC, za pomocą rozkazu OUT:

Rysunek 5.79 Element wyświetlający stan aktualnego wyjścia

Rysunek 5.80 Element wyświetlający stan aktualnego wyjścia WEJŚCIE systemu komputerowego, w którym użytkownik wprowadza dane, do systemu LMC (za pomocą małej klawiatury) – dozwolone znaki tylko „ - ” oraz cyfry od 0 do 9 oraz „ Enter ”.

Rysunek 5.81 Element wejścia (klawiatura)

BUDOWA PROCESORA (CPU)

Rysunek 5.82 Budowa procesora LMC

Procesor (CPU) symulatora LMC składa się z kilku prostych elementów, a mianowicie:

 PROGRAM COUNTER – licznik rozkazów służy do adresowania kolejnych rozkazów;

 INSTRUCTION REGISTER – rejestr rozkazu służy do przechowywania kodu rozkazu, który jest aktualnie wykonywany;

 ADDRESS REGISTER – rejestr adresu służy do przechowywania adresu pamięci RAM;

 ACCUMULATOR – akumulator, rejestr najczęściej przechowujący wynik ostatniej operacji;

 PROGRAM COUNTER – licznik rozkazów służy do adresowania kolejnych rozkazów;

PROGRAM COUNTER – licznik rozkazów służy do adresowania kolejnych rozkazów:

Rysunek 5.83 Licznik rozkazów

INSTRUCTION REGISTER – rejestr rozkazu służy do przechowywania kodu rozkazu, który jest aktualnie wykonywany:

Rysunek 5.84 Rejestr rozkazów

ADDRESS REGISTER – rejestr adresu służy do przechowywania adresu pamięci RAM:

Rysunek 5.85 Rejestr adresu

ACCUMULATOR – akumulator, rejestr najczęściej przechowujący wynik ostatniej operacji:

Rysunek 5.86 Akumulator

5.16 LITTLE MAN COMPUTER – WERSJA 3.3

Rysunek 5.87 Wygląd programu LMC (wersja 3.3)

ZAŁOŻENIA KOMPUTERA LMC:

Założenia w tym przypadku są te same, jak dla wersji 1.3 webowej. BUDOWA KOMPUTERA LMC:

Budowa LMC jest identyczna z wersją 1.3 webową.

BUDOWA PROCESORA (CPU):

Jedyna różnica w stosunku do wersji 1.3 webowej to, że ta wersja nie ma elementu o nazwie: ARITHMETIC UNIT .

LISTA ROZKAZÓW PROCESORA:

Lista rozkazów jest identyczna z wersją 1.3 webową.

5.17 CYKL ROZKAZOWY PROCESORA I JEGO FAZY Co to jest cykl rozkazowy procesora?

Cykl rozkazowy to po prostu algorytm, według którego procesor wykonuje dany rozkaz. Z jakich faz składa się cykl rozkazowy procesora?

Cykl rozkazowy procesora składa się dwóch faz: pobierania (FETCH) oraz wykonania (EXECUTE).

Przykładowy cykl rozkazowy procesora dla rozkazu LDA: Uruchom aplikację webową LMC 1.3: (http://peterhigginson.co.uk/lmc/) . Załaduj do niej program z pliku: LMC-CYKL-ROZKAZOWY.txt Wykonaj śledzenie wykonania rozkazu: LDA X .

Obejrzyj rozkazy zawarte w programie:

LDA X

OUT

X DAT 10

Obejrzyj zawartość pamięci RAM:

Rysunek 5.88 Zawartość pamięci RAM

Tabela 5.11 Zawartość pamięci RAM

Rysunek 5.89 Zawartość PROGRAM COUNTER

Wybierz opcję [default slow], w celu wolniejszego śledzenia cyklu rozkazowego .

Rysunek 5.90 Wybranie opcji default slow

Za pomocą przycisku STEP rozpocznij śledzenie krok po kroku, cyklu rozkazowego dla LDA.

Rysunek 5.91 Przycisk STEP

Wykonaj reset .

Rysunek 5.92 Przycisk RESET

FAZA FETCH ( POBIERANIE ROZKAZU )

Krok 1. Wartość 0 jest przesyłana z PROGRAM COUNTER do ARITHMETIC UNIT , gdzie jest powiększana o 1 .

Jednocześnie wartość 0 z PROGRAM COUNTER jest wysyłana przez magistralę do pamięci RAM .

Rysunek 5.93 Wartość 0 wysyłana przez magistralę do pamięci RAM Wartość 0 przesyłana do pamięci oznacza że komputer ma pobrać kod rozkazu z komórki o adresie 0. Jednocześnie wartość PROGRAM COUNTER jest już ustawiona na 1.

Rysunek 5.94 Wartość PROGRAM COUNTER jest zwiększana o 1 Z komórki pamięci RAM pobierany jest kod rozkazu i przesyłany magistralą do INSTRUCTION REGISTER.

Rysunek 5.95 Wartość 502 jest przesyłana do INSTRUCTION REGISTER

Rysunek 5.96 Wartość 502 jest odbierana w INSTRUCTION REGISTER FAZA EXECUTE (WYKONYWANIE ROZKAZU):

Krok 1. Kod rozkazu 509 jest dekodowany. Oznacza on, że należy załadować do ACCUMULATOR zawartość komórki o adresie, który jest w ADDRESS REGISTER.

Rysunek 5.97 Zawartość ADDRESS REGISTER

Krok 2 . CPU wysyła adres 2 do pamięci RAM.

Rysunek 5.98 Aktualny adres komórki RAM

Krok 3. Zawartość komórki RAM o adresie 2 jest przesyłana do ACCUMULATOR

Rysunek 5.99 Przesyłana zawartość komórki RAM o adresie 2

Rysunek 5.100 Zapisywanie zawartości komórki RAM do akumulatora Wynik wykonania rozkazu – w rejestrze ACCUMULATOR jest wartość 10 , czyli wartość zmiennej X .

Rysunek 5.101 Stan akumulatora po wykonaniu rozkazu

5.18 Simple 8-bit Assembler Simulator (dla zaawansowanych)

Uwagi wstępne: Aplikacja przeznaczona dla bardziej zaawansowanych . Ostatnia data dostępu do linku aplikacji: 05.05.2022.

Rodzaj aplikacji: Aplikacja webowa FREEWARE.

Główne cechy: Nie posiada instrukcji wejścia. Posiada 24-znakowy wyświetlacz. Obsługuje rozkazy zbliżone do rzeczywistych procesorów: DB, MOV, ADD, SUB, INC, DEC, MUL, DIV, AND, OR, XOR, NOT, SHL, SHR, CMP, JMP oraz 14 rozkazów skoków warunkowych a także: CALL, RET, PUSH, POP, HLT. Link do aplikacji: https://schweigi.github.io/assembler-simulator/ Krótki opis: Symuluje bardziej zaawansowany assembler.

Zalecany dla zawansowanych uczniów technikum oraz studentów na 1 lub 2 roku studiów. Przyciski sterujące działaniem programu:

 Run – uruchom program;

 Step – uruchom program w trybie krokowym;

 Reset – zresetuj rejestry;

Rysunek 5.102 Okno główne aplikacji Simple 8-bit Assembler Simulator Wyświetlacz 24-znakowy.

Rysunek 5.103 Wynik działania przykładowej aplikacji

Rejestry i flagi procesora:

 A – akumulator

 B, C, D – rejestry ogólnego przeznaczenia

 IP – Instruction Pointer (wskaźnik instrukcji)

 SP – Stack Pointer (wskaźnik stosu)

 Z – flaga równa 1 (TRUE), gdy ostatni wynik jest zero

 C – flaga przeniesienia równa 1 (TRUE), gdy ostatni wynik jest większy od 255

 F – flaga błędu równa 1 (TRUE), gdy np. wystąpi dzielenie przez zero

Rysunek 5.104 Sekcja CPU & Memory w 8-bit Assembler Simulator

Pamięć RAM zawierająca instrukcje oraz dane:

Rysunek 5.105 Pamięć RAM w 8-bit Assembler Simulator

Okienko z kodem źródłowym w języku assemblera:

Rysunek 5.106 Kod źródłowy w 8-bit Assembler Simulator

6 PRZYKŁADY WYBRANYCH UKŁADÓW KOMBINACYJNYCH

6.1 PRZYK Ł ADY UK Ł ADÓW KOMBINACYJNYCH STYKOWYCH

Układy kombinacyjne stykowe są stosowane głównie w obwodach elektrycznych, które mogą sterować działaniem między innymi: silników, oświetlenia, prostych alarmów. Układ z wyłącznikami i żarówką:

Układ przedstawia zależność stanu żarówki od stanu wyłączników.

Rysunek 6.1 Schemat układu w programie Circuit Wizard Stany żarówki w zależności od stanu wyłączników, przedstawiono na poniższych rysunkach.

Rysunek 6.3 Stan układu dla SW1 zamkniętego i dla SW2 otwartego

Rysunek 6.5 Stan układu dla SW1 zamkniętego i dla SW2 zamkniętego

000

010

100

Tabela 6.1 Tablica stanów logicznych

Układ z wyłącznikami i silnikiem

Układ przedstawia zależność stanu silnika MT1 od stanu wyłączników SW1, SW2 .

Rysunek 6.6 Schemat układu w programie Circuit Wizard Stany silnika w zależności od stanu wyłączników, przedstawiono na poniższych rysunkach.

Rysunek 6.7 Stan silnika dla SW1 otwartego i dla SW2 otwartego

Rysunek 6.8 Stan silnika dla SW1 otwartego i dla SW2 zamkniętego

Rysunek 6.9 Stan silnika dla SW1 zamkniętego i dla SW2 otwartego

Rysunek 6.10 Stan silnika dla SW1 zamkniętego i dla SW2 zamkniętego

000

Tabela 6.2 Tablica stanów logicznych

Układ z kontaktronami i brzęczykiem:

Układ przedstawia zależność stanu brzęczyka BZ1 od stanu kontaktronów K1, K2, K3 . Kontaktron to łącznik elektryczny sterowany magnesem. Składa się on z niewielkiej szklanej tulejki, w której znajdują się dwie ferromagnetyczne blaszki. Pojawienie się pola magnetycznego w okolicach tych blaszek powoduje ich zwarcie. Służy jako czujnik wykrywania m. in. stanu okien lub drzwi w systemach antywłamaniowych. Zakładamy, że kontaktron będący w stanie zwarcia reprezentuje sygnał 1, a w stanie rozwarcia sygnał 0.

Brzęczyk ( ang. Buzzer ) to sterowany elektrycznie sygnalizator akustyczny. Rysunek 6.11 Schemat układu w programie Circuit Wizard

Stan brzęczyka w zależności od stanu kontaktronów, przedstawiono na poniższych rysunkach.

Rysunek 6.13 K1 otwarty i K2 otwarty i K3 zamknięty

Rysunek 6.15 K1 otwarty i K2 zamknięty i K3 zamknięty

Rysunek 6.16 K1 zamknięty i K2 otwarty i K3 otwarty

Rysunek 6.17 K1 zamknięty i K2 otwarty i K3 zamknięty

Rysunek 6.18 K1 zamknięty i K2 zamknięty i K3 otwarty

Rysunek 6.19 K1 zamknięty i K2 zamknięty i K3 zamknięty

Tabela 6.3 Tablica stanów logicznych

Układ z przełącznikiem dwupozycyjnym dwubiegunowym Układ przedstawia zależność stanu żarówek BL1, BL2 od stanu przełącznika SW1 . Przełącznik dwupozycyjny dwubiegunowy.

Rysunek 6.20 Przełącznik dwubiegunowy dwupozycyjny ( stan 0)

Rysunek 6.21 Przełącznik dwubiegunowy dwupozycyjny (stan 1)

Rysunek 6.22 Schemat układu w programie Circuit Wizard Stany żarówek BL1, BL2 w zależności od stanu przełącznika SW1 , przedstawiono na poniższych rysunkach.

Rysunek 6.23 Stan żarówek dla SW1 = 0

Rysunek 6.24 Stan żarówek dla SW1 = 1

Tabela 6.4 Tablica stanów logicznych

Układ z przełącznikiem dwupozycyjnym czterobiegunowym Układ przedstawia zależność stanów żarówek BL1, BL2, BL3, BL4 od stanu przełącznika SW1 .

Przełącznik dwupozycyjny czterobiegunowy.

Rysunek 6.25 Przełącznik dwupozycyjny czterobiegunowy (stan 0) Rysunek 6.26 Przełącznik dwupozycyjny czterobiegunowy (stan 1) Stany żarówek BL1, BL2, BL3, BL4 w zależności od stanu przełącznika SW1

przedstawiono na poniższych rysunkach.

Rysunek 6.27 Stan żarówek dla SW1 = 0

Tabela 6.5 Tablica stanów logicznych

6.2 PRZYK Ł ADY UK Ł ADÓW KOMBINACYJNYCH W PROGRAMIE ATANUA

Półsumator 1-bitowy

Półsumator (zbudowany z bramek) realizujący dodawanie dwóch liczb 1-bitowych.

Rysunek 6.6 Schemat półsumatora 1-bitowego w Atanua

Tabela 6.7 Tablica prawdy półsumatora 1-bitowego

Pełny sumator 1-bitowy

Rysunek 6.8 Schemat pełnego sumatora 1-bitowego w Atanua

Tabela 6.9 Tablica prawdy pełnego sumatora 1-bitowego

 a, b – liczby 1-bitowe, S0 – suma, C1 – przeniesienie do następnej pozycji

 c – przeniesienie z poprzedniej pozycji

Multiplekser 4-do-1

Rysunek 6.10 Przykład multipleksera 4-do-1 w Atanua

Tablica 6.11 Tabela multipleksera 4-do-1

Uwaga: X – stan dowolny (zero lub 1) .

Demultiplekser 1-do-4

Rysunek 6.12 Przykład demultipleksera 1-do-4 w Atanua

Tabela 6.13 Tablica prawdy demultipleksera 1-do-4

Dekoder 3-do-8 z użyciem bramek

Zaprojektowany przy pomocy symulatora Atanua, schemat dekodera 3-do-8 , składa się z bramek AND i NOT. Dekoder działa według następującej tablicy prawdy.

Tabela 6.14 Tablica prawdy dekodera 3-do-8

Rysunek 6.15 Schemat dekodera 3-do-8 w Atanua

6.3 PRZYK Ł ADY UK Ł ADÓW KOMBINACYJNYCH W PROGRAMIE DIGITAL WORKS

Półsumator 1-bitowy

Schemat półsumatora (zbudowanego z bramek) realizujący dodawanie dwóch liczb 1-bitowych.

Rysunek 6.29 Układ półsumatora 1-bitowego w Digital Works

Tabela 6.16 Tabela z wynikami

Zauważ, że w przypadku dodawania dwóch jedynek występuje tzw. przepełnienie (przeniesienie), czyli na wyjściu CURRY pojawia się 1, a na wyjściu SUM 0 . Pełny sumator 1-bitowy

Schemat pełnego sumatora (zbudowanego z bramek) realizującego dodawanie dwóch liczb 1-bitowych.

Rysunek 6.30 Układ pełnego sumatora 1-bitowego w Digital Works Tabela 6.17 Tabela z wynikami

Zauważ, że układ sumacyjny realizuje dodawanie binarne bitów A0 i B0 uwzględniając stan pozycji poprzedniej (poprzedniego bitu) C0 a także przeniesienie przepełnienia do bitu następnego C1.

Multiplekser 4-do-1

Zaprojektowany przy pomocy symulatora Digital Works, schemat multipleksera 4-do-1 (liczba wejść: 4 , liczba wyjść: 1 ), składa się z bramek AND i OR oraz NOT. Multiplekser działa według następującej tablicy prawdy.

Tabela 6.18 Tablica prawdy multipleksera 4-do-1

Rysunek 6.19 Schemat multipleksera 4-do-1

Demultiplekser 1-do-4

Zaprojektowany przy pomocy symulatora Digital Works, schemat demultipleksera 1-do-4 (liczba wejść: 1 , liczba wyjść: 4 ), składa się z bramek AND oraz NOT. Demultiplekser działa według następującej tablicy prawdy.

Tabela 6.20 Tablica prawdy demultipleksera 1-do-4

Rysunek 6.21 Schemat demultipleksera 1-do-4

Dekoder 3-do-8 z użyciem bramek

Zaprojektowany przy pomocy symulatora Digital Works, schemat dekodera 3-do-8 , składa się z bramek AND i NOT. Dekoder działa według następującej tablicy prawdy dla sygnału SEL=1 ( SELECTION ).

Tabela 6.22 Tablica prawdy dekodera 3-do-8

Rysunek 6.23 Schemat dekodera 3-do-8

Dekoder 3-do-8 z użyciem pamięci ROM

Zaprojektowany przy pomocy symulatora Digital Works, schemat dekodera 3-do-8 , składa się tylko z jednego układu – układu pamięci ROM . Dekoder powinien działać według następującej adresacji układu pamięci ROM . Pamiętaj aby na wejściu A3 oraz CS pamięci zawsze było 0.

Tabela 6.24 Adresacja układu (ROM 16 x 8 ) dekodera 3-do-8

Rysunek 6.25 Zawartość pamięci ROM

Rysunek 6.26 Schemat dekodera 3-do-8

Dekoder 3-do-8 z użyciem gotowego układu o nazwie 3 to 8 decoder Zaprojektowany przy pomocy symulatora Digital Works, schemat dekodera 3-do-8 , składa się tylko z jednego układu o nazwie „ 3 to 8 decoder ”.

Należy tylko podłączyć odpowiednie wejścia i wyjścia (do wejścia LT należy podłączyć masę, czyli sygnał 0).

Rysunek 6.27 Schemat gotowego dekodera 3-do-8

7 PRZYKŁADY WYBRANYCH UKŁADÓW SEKWENCYJNYCH

7.1 PRZERZUTNIKI W PROGRAMIE ATANUA Przerzutnik D synchroniczny

Rysunek 7.1 Symbol przerzutnika D

Rysunek 7.2 Zasada działania przerzutnika D

Tabela 7.2 Tabela działania przerzutnika D

Wejście E to wejście synchronizujące. Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał E jest równy 1. Przerzutnik zapamiętuje wtedy stan wejścia D (i przenosi go na wyjście Q). W pozostałych przypadkach, stan jego wyjścia Q jest poprzednim stanem, czyli Q n-1 . Przerzutnik ten może służyć jako 1 bitowa komórka pamięci oraz do tworzenia bardziej złożonych układów sekwencyjnych.

Przerzutnik SR synchroniczny

Rysunek 7.3 Symbol przerzutnika SR

Tabela 7.3 Opis wejść i wyjść przerzutnika SR

Rysunek 7.4 Zasada działania przerzutnika SR

Tabela 7.4 Tabela działania przerzutnika SR

Wejście E to wejście synchronizujące. Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał E jest równy 1. Przerzutnik jest ustawiony w stan 1 (wyjście Q), gdy wejście S = 1. Przerzutnik jest ustawiony w stan 0 (wyjście Q), gdy wejście R = 1. Stany wejść S=1 oraz jednocześnie R=1 są zabronione. Stany wejść S=0 oraz jednocześnie R=0 nie zmieniają stanu przerzutnika (stan jego wyjścia Q jest poprzednim stanem, czyli Q n-1 .

Przerzutnik SR może służyć do tworzenia bardziej złożonych układów sekwencyjnych, np. rejestrów. Do tworzenia rejestrów częściej stosowany jest przerzutnik JK, ponieważ nie występuje w nim stan zabroniony.

Przerzutnik JK synchroniczny

Rysunek 7.5 Symbol przerzutnika JK

Tabela 7.5 Opis wejść i wyjść przerzutnika JK

Rysunek 7.6 Zasada działania przerzutnika JK

Tabela 7.6 Tabela działania przerzutnika JK

Wejście oznaczone małym trójkątem to wejście synchronizujące (zegarowe). Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał zegarowy jest równy 1. Przy stanach J=0 i K=0, przerzutnik nie zmienia swojego stanu (wyjście Q), natomiast przy stanach J=1 i K=1, przerzutnik zmienia swój stan na stan będący zaprzeczeniem stanu poprzedniego (oznaczonego jako Q n-1 ). Kombinacja stanów wejść J=1 oraz K=0 zmienia stan przerzutnika na 1. Kombinacja stanów wejść J=0 oraz K=1 zmienia stan przerzutnika na 0.

Dodatkowe wejścia S i R, które działają bez względu na stan wejść J i K i dlatego nazywamy je nadrzędnymi. Wejście S=1 ustawia przerzutnik w stan 1 (Set), a wejście R=1 ustawia przerzutnik w stan 0 (Reset).

Przerzutnik JK może służyć do tworzenia bardziej złożonych układów sekwencyjnych, np. rejestrów.

7.2 PRZERZUTNIKI W PROGRAMIE DIGITAL WORKS Przerzutnik D synchroniczny

Rysunek 7.7 Przerzutnik D

Dodatkowe wejścia PRESET i RESET, które działają bez względu na stan wejścia D i dlatego nazywamy je nadrzędnymi. Wejście PRESET=1 ustawia przerzutnik w stan 1, a wejście RESET=1 ustawia przerzutnik w stan 0.

Tabela 7.7 Tabela działania przerzutnika D

Przerzutnik SR asynchroniczny

Tabela 7.8 Tabela działania przerzutnika SR

Przerzutnik JK synchroniczny

Rysunek 7.9 Przerzutnik JK

Dodatkowe wejścia PRESET i RESET, które działają bez względu na stan wejść J K, dlatego nazywamy je nadrzędnymi. Wejście PRESET=1 ustawia przerzutnik w stan 1, a wejście RESET=1 ustawia przerzutnik w stan 0.

Tabela 7.9 Tabela działania przerzutnika JK

7.3 LICZNIKI MODULO W PROGRAMIE ATANUA Licznik dodający 3-bitowy (tzw. liczący do przodu) modulo 3 Licznik dodający to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zwiększa liczbę pamiętaną w liczniku o jeden.

Rysunek 7.10 Schemat 3-bitowego licznika synchronicznego (dodającego) ówi

Tabela 7.10 Tabela działania licznika modulo 3 (dodającego) Przebieg stanów logicznych w programie Atanua jest możliwy ale jest bardzo nieczytelny, dlatego został tu pominięty. Najlepiej jeśli przebiegi czasowe sprawdzisz w analogicznym układzie wykonanym za pomocą Digital Works.

Licznik odejmujący 3-bitowy (tzw. liczący do tyłu) modulo 3 Licznik odejmujący to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zmniejsza liczbę pamiętaną w liczniku o jeden.

Rysunek 7.11 Schemat 3-bitowego licznika synchronicznego (odejmującego)

Tabela 7.11 Tabela działania licznika modulo 3 (odejmującego) Przebieg stanów logicznych w programie Atanua jest możliwy ale jest bardzo nieczytelny, dlatego został tu pominięty. Najlepiej jeśli przebiegi czasowe sprawdzisz w analogicznym układzie wykonanym za pomocą Digital Works.

7.4 LICZNIKI MODULO W PROGRAMIE DIGITAL WORKS Licznik dodający 3-bitowy (tzw. liczący do przodu) modulo 3: Licznik dodający to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zwiększa liczbę pamiętaną w liczniku o jeden.

Rysunek 7.12 Schemat 3-bitowego licznika synchronicznego

Tabela 7.12 Tabela działania

Rysunek 7.13 Przebieg stanów logicznych

Licznik odejmujący 3-bitowy (tzw. liczący do tyłu) modulo 3 Licznik odejmujący to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zmniejsza liczbę pamiętaną w liczniku o jeden.

Rysunek 7.14 Schemat 3-bitowego licznika synchronicznego

Rysunek 7.15 Przebieg stanów logicznych

7.5 DZIELNIK CZ Ę STOTLIWO Ś CI W PROGRAMIE ATANUA Przerzutnik D można wykorzystać do dzielenia częstotliwości sygnału zegarowego, czyli zmniejszania jego częstotliwości. Przykład wykonany w programie Atanua , został zaprezentowany poniżej. Każdy przerzutnik D dzieli częstotliwość sygnału zegarowego wchodzącego do niego przez 2.

 Częstotliwość sygnału F2 jest 2 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

 Częstotliwość sygnału F4 jest 4 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

 Częstotliwość sygnału F8 jest 8 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

Rysunek 7.16 Schemat dzielnika częstotliwości

Na przykład przy założeniu, że sygnał CLOCK ma częstotliwość 1 Hz, to:

 Dioda F1 będzie mrugała co 1 sekundę.

 Dioda F2 będzie mrugała co 2 sekundy.

 Dioda F4 będzie mrugała co 4 sekundy.

 Dioda F8 będzie mrugała co 8 sekund.

7.6 DZIELNIK CZ Ę STOTLIWO Ś CI W PROGRAMIE DIGITAL WORKS

Przerzutnik D można wykorzystać do dzielenia częstotliwości sygnału zegarowego, czyli zmniejszania jego częstotliwości. Przykład wykonany w programie Digital Works , został zaprezentowany poniżej. Każdy przerzutnik D dzieli częstotliwość sygnału zegarowego wchodzącego do niego przez 2.

 Częstotliwość sygnału F2 jest 2 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

 Częstotliwość sygnału F4 jest 4 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

 Częstotliwość sygnału F8 jest 8 razy mniejsza od częstotliwości sygnału F1 (CLOCK).

Rysunek 7.17 Schemat dzielnika częstotliwości

Na przykład przy założeniu, że sygnał CLOCK ma częstotliwość 1 Hz, to:

 Dioda F1 będzie mrugała co 1 sekundę.

 Dioda F2 będzie mrugała co 2 sekundy.

 Dioda F4 będzie mrugała co 4 sekundy.

 Dioda F8 będzie mrugała co 8 sekund.

Rysunek 7.18 Przebieg stanów logicznych

8 UKŁADY SCALONE W ATANUA

8.1 JAK WYBRA Ć GOTOWY UK Ł AD SCALONY W ATANUA Program Atanua oferuje gotowe układy scalone z serii 74LSxx . Aby wybrać gotowy układ scalony należy w programie Atanua, kliknąć pozycję „ Chips ” w menu.

Rysunek 8.1 Przycisk „Chips” w Atanua

Po lewej stronie okna programu pojawi się lista dostępnych układów, które możesz przenosić na główną planszę.

Rysunek 8.2 Lista dostępnych układów scalonych w Atanua Gotowe układy w symulatorze Atanua symulują scalone układy cyfrowe wykonane w technice TTL. Poniższa tabela zawiera nazwy oraz krótki opis funkcjonalności układów scalonych, które są dostępne w symulatorze Atanua.

Tabela 8.1 Wybrane układy scalone TTL symulowane w Digital Works

8.2 NUMERACJA NÓ Ż EK (PINÓW) W ATANUA Numeracja nóżek (tzw. Pinout ) dla układów scalonych wykonywana według następującej zasady: ustaw układ poziomo, tak aby bok z wycięciem znalazł się po lewej stronie (patrz rysunek). Pin znajdujący się na lewej dolnej krawędzi obudowy ma numer 1. Następne piny na dolnej krawędzi mają kolejne numery: 2,3,4,5,6,7 (w zależności od wersji ostatni dolny pin może mieć numer 8,9,10,11,12,14,16).

Następne piny na górnej krawędzi mają (patrząc od prawej do lewej strony) mają kolejne numery, czyli : 8,9,10,11,12,13,14 (w zależności od wersji ostatni górny pin układu może mieć numer 16,18,20,22,24,28,32).

Rysunek 8.3 Numeracja pinów w układach scalonych w Atanua

8.3 74LS00 (4 bramki NAND 2-wej ś ciowe)

Rysunek 8.4 Wygląd układu scalonego 74LS00 w Atanua

Rysunek 8.5 Numeracja pinów w 74LS00 w Atanua

Rysunek 8.6 Pinout dla 74LS00 w Atanua

W poniższych tabelach znajdują się opisy pinów dla pierwszego układu (74LS00) w wersji polskiej i angielskiej.

Tabela 8.2 Opis pinów układu 74LS00 (wersja polska)

Tabela 8.3 Opis pinów układu 74LS00 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS00 znajduje się w pliku 7400-zastosowanie.atanua .

Układ 74LS00 , posiada 4 bramki NAND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną

Y=NOT ( (NOT ( (NOT (A AND B) ) AND (NOT (A AND B) ) ) ) AND (NOT (A AND B) )) )

Rysunek 8.4 Przykład zastosowania układu 74LS00 w Atanua Uwaga: Opisy pinów dla następnych układów zamieszczono wyłącznie w wersji angielskiej.

8.4 74LS02 (4 bramki NOR 2-wej ś ciowe)

Rysunek 8.7 Pinout dla 74LS02 w Atanua

Tabela 8.6 Opis pinów układu 74LS02 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS02 znajduje się w pliku 7402-zastosowanie.atanua .

Układ 74LS02 , posiada 4 bramki NOR, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną

Y=NOT ( (NOT (A OR B) ) OR (NOT (A OR B) ) )

Rysunek 8.7 Przykład zastosowania układu 74LS02 w Atanua

8.5 74LS04 (6 bramek NOT)

Rysunek 8.8 Wygląd układu scalonego 74LS04 w Atanua

Rysunek 8.8 Pinout dla 74LS04 w Atanua

Tabela 8.9 Opis pinów układu 74LS04 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS04 znajduje się w pliku 7404-zastosowanie.atanua .

Układ 74LS04 , posiada 6 bramek NOT, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y=NOT (NOT (NOT A) )

Rysunek 8.10 Przykład zastosowania układu 74LS04 w Atanua

8.6 74LS08 (4 bramki AND 2-wej ś ciowe)

Rysunek 8.11 Wygląd układu scalonego 74LS08 w Atanua

Rysunek 8.9 Pinout dla 74LS08 w Atanua

Tabela 8.12 Opis pinów układu 74LS08 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS08 znajduje się w pliku 7408-zastosowanie.atanua .

Układ 74LS08 , posiada 4 bramki AND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek)

Y= 1 AND ( (A AND B) AND (A AND B) )

Rysunek 8.13 Przykład zastosowania układu 74LS08 w Atanua

8.7 74LS10 (3 bramki NAND 3-wej ś ciowe)

Rysunek 8.14 Wygląd układu scalonego 74LS10 w Atanua

Rysunek 8.10 Pinout dla 74LS10 w Atanua

Tabela 8.15 Opis pinów układu 74LS10 (wersja angielska) Realizacja przykładowego wykorzystania układu 74LS10 znajduje się w pliku 7410-zastosowanie.atanua .

Układ 74LS10 , posiada 3 bramki NAND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek)

Y=NOT (A AND B AND C)

Rysunek 8.16 Przykład zastosowania układu 74LS10 w Atanua

8.8 74LS20 (2 bramki NAND 4-wej ś ciowe)

Rysunek 8.17 Wygląd układu scalonego 74LS20 w Atanua Rysunek 8.11 Pinout dla 74LS20 w Atanua

Tabela 8.18 Opis pinów układu 74LS20 (wersja angielska) Realizacja przykładowego wykorzystania układu 74LS20 znajduje się w pliku 7420-zastosowanie.atanua .

Układ 74LS20 , posiada 4 bramki NAND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek)

Y=NOT (A AND B AND C AND D)

Rysunek 8.19 Przykład zastosowania układu 74LS20 w Atanua

8.9 74LS32 (4 bramki OR 2-wej ś ciowe)

Rysunek 8.20 Wygląd układu scalonego 74LS32 w Atanua Rysunek 8.12 Pinout dla 74LS32 w Atanua

Tabela 8.21 Opis pinów układu 74LS32 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS32 znajduje się w pliku 7432-zastosowanie.atanua .

Układ 74LS32 , posiada 4 bramki OR, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek) Y= (A OR B) OR (A OR B)

Rysunek 8.22 Przykład zastosowania układu 74LS32 w Atanua

8.10 74LS47 (dekoder BCD-7 segmentowy wy ś wietlacz) Uwaga: Pin znajdujący się na lewej dolnej krawędzi obudowy ma numer 1. Następne piny mają kolejne numery od 2 do 16 .

Rysunek 8.23 Wygląd układu scalonego 74LS47 w Atanua

Rysunek 8.13 Pinout dla 74LS47 w Atanua

Tabela 8.24 Opis pinów układu 74LS47 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS47 znajduje się w pliku 7447-zastosowanie.atanua .

Układ 74LS47 , posiada wyjścia sterujące wyświetlaczem, ale trzeba pamiętać, że są one sterowane negacją.

Rysunek 8.25 Przykład zastosowania 74LS47 w Atanua

8.11 74LS73 (2 przerzutniki synchroniczne JK)

Rysunek 8.26 Wygląd układu scalonego 74LS47 w Atanua

Rysunek 8.14 Pinout dla 74LS73 w Atanua

Tabela 8.27 Opis pinów układu 74LS73 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS73 znajduje się w pliku 7473-zastosowanie.atanua .

Układ 74LS73 , posiada dwa przerzutniki synchroniczne JK. Wejścia 1,2,z są podłączone do pierwszego przerzutnika, a wejścia q,w,x do drugiego. Diody informują o stanach przerzutników.

Rysunek 8.15 Przykład zastosowania układu 74LS73 w Atanua

8.12 74LS74 (2 przerzutniki synchroniczne D Flip-Flop)

Rysunek 8.28 Wygląd układu scalonego 74LS74 w Atanua Rysunek 8.16 Pinout dla 74LS74 w Atanua

Tabela 8.29 Opis pinów układu 74LS74 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS74 znajduje się w pliku 7474-zastosowanie.atanua .

Układ 74LS74 , posiada dwa przerzutniki synchroniczne D. Wejścia 2,s,w są podłączone do pierwszego przerzutnika, a wejścia 1,q,a do drugiego. Diody informują o stanach przerzutników.

Rysunek 8.17 Przykład zastosowania 74LS74 w Atanua

8.13 74LS86 (4 bramki XOR 2-wej ś ciowe)

Rysunek 8.30 Wygląd układu scalonego 74LS86 w Atanua Rysunek 8.18 Pinout dla 74LS86 w Atanua

Tabela 8.31 Opis pinów układu 74LS86 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS86 znajduje się w pliku 7486-zastosowanie.atanua .

Układ 74LS86 , posiada cztery bramki XOR dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek)

Y= (A XOR B) XOR (A XOR B)

Rysunek 8.19 Przykład zastosowania układu 74LS86 w Atanua

8.14 74LS89 (Pami ęć RAM 16x4b)

Rysunek 8.32 Wygląd układu scalonego 74LS89 w Atanua

Tabela 8.33 Opis pinów układu 74LS89 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS89 znajduje się w pliku 7489-zastosowanie.atanua .

Układ 74LS89 , posiada cztery komórki pamięci, każda o pojemności 4 bity. Dlatego możemy na przykład zrealizować za pomocą niego, pamięć 64 bitową (16x4b). Sygnał MEM ENABLE aktywuje pamięć, MEM WRITE wykonuje zapis danych ( data input ) pod ustawionym adresem ( ADDRESS ). Diody data output wyświetlają zawartość komórki o adresie ADDRESS .

Rysunek 8.20 Przykład zastosowania układu 74LS89 w Atanua

8.15 74LS90 (Licznik dekadowy)

Rysunek 8.34 Wygląd układu scalonego 74LS90 w Atanua

Rysunek 8.21 Pinout dla 74LS90 w Atanua

Tabela 8.35 Opis pinów układu 74LS90 (wersja angielska)

Przykładowa realizacja znajduje się w pliku znajduje się w pliku 7490-zastosowanie.atanua .

Licznik dziesiętny BCD na układzie 74LS90 , który zlicza kolejne impulsy zegarowe podawane na pin 14 ( INPUT A ) a na wyjściach QD,QC,QB,QA podaje kod BCD liczby.

Rysunek 8.36 Przykład zastosowania układu 74LS90 (licznik BCD) w Atanua

Tabela 8.37 Cykl licznika 74LS90 (kolejne stany wyjść)

8.16 74LS138 (Demultiplekser 3 do 8)

Rysunek 8.38 Wygląd układu scalonego 74LS138 w Atanua

Rysunek 8.22 Pinout dla 74LS138 w Atanua

Tabela 8.39 Opis pinów układu 74LS138 (wersja angielska

Realizacja przykładowego wykorzystania układu 74LS138 znajduje się w pliku 74138-zastosowanie.atanua .

Układ 74LS138 posiada gotowy demultiplekser 3-do-8. Sygnały a,b,c określają, które wyjście Y będzie aktywne.

Rysunek 8.40 Przykład zastosowania układu 74LS138 w Atanua

8.17 74LS139 (Dwa multipleksery 2 do 4)

Rysunek 8.41 Wygląd układu scalonego 74LS139 w Atanua

Tabela 8.42 Opis pinów układu 74LS139 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS139 znajduje się w pliku 74139-zastosowanie.atanua .

Układ 74LS139 posiada dwa gotowe multipleksery 2-do-4. Sygnały A1,B1 określają, które wyjście 1Y będzie aktywne w pierwszym multiplekserze. Sygnały A2,B2 określają, które wyjście 2Y będzie aktywne w drugim multiplekserze.

Rysunek 8.43 Przykład zastosowania układu 74LS139 w Atanua

8.18 74LS151 (Multiplekser 8 do 1)

Rysunek 8.44 Wygląd układu scalonego 74LS151 w Atanua

Rysunek 8.23 Pinout dla 74LS151 w Atanua

Tabela 8.45 Opis pinów układu 74LS151 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS151 znajduje się w pliku 74151-zastosowanie.atanua .

Układ 74LS151 posiada jeden gotowy multiplekser 8-do-1. Sygnały S0,S1,S2 określają, które wyjście Y będzie aktywne.

Rysunek 8.46 Przykład zastosowania układu 74LS151 w Atanua

8.19 74LS154 (Demultiplekser 4 do 16)

Rysunek 8.47 Wygląd układu scalonego 74LS154 w Atanua

Rysunek 8.24 Pinout dla 74LS154

Tabela 8.48 Opis pinów układu 74LS154 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS154 znajduje się w pliku 74154-zastosowanie.atanua .

Układ 74LS154 posiada jeden gotowy demultiplekser 4-do-16. Sygnały a,b,c,d określają, które wyjście OUTPUT będzie aktywne.

Rysunek 8.49 Przykład zastosowania układu 74LS154 w Atanua

8.20 74LS163 (Licznik synchroniczny 4-bitowy)

Rysunek 8.50 Wygląd układu scalonego 74LS163 w Atanua

Rysunek 8.25 Pinout dla 74LS163

Tabela 8.51 Opis pinów układu 74LS163 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS163 znajduje się w pliku 74163-zastosowanie.atanua .

Układ 74LS163 posiada jeden gotowy 4-bitowy licznik, który zlicza sygnały zegarowe CLOCK .

Rysunek 8.52 Przykład zastosowania układu 74LS163 w Atanua

8.21 74LS283 (Sumator 4-bitowy)

Rysunek 8.53 Wygląd układu scalonego 74LS283 w Atanua

Rysunek 8.26 Pinout dla 74LS283

Tabela 8.54 Opis pinów układu 74LS283 (wersja angielska)

Realizacja przykładowego wykorzystania układu 74LS283 znajduje się w pliku 74283-zastosowanie.atanua .

Układ 74LS283 posiada jeden gotowy sumator 4-bitowy. Suma binarna S4,S3,S2,S1 , wynika z dodawania binarnego przeniesienia C0 oraz dwóch liczb (A4,A3,A2,A1) i (B4,B3,B2,B1). Przeniesienie wynikowe jest sygnalizowane diodą D4.

Rysunek 8.55 Przykład zastosowania układu 74LS283 w Atanua

9 UKŁADY SCALONE W DIGITAL WORKS

9.1 JAK WSTAWI Ć GOTOWY UK Ł AD SCALONY? Program Digital Works oferuje gotowe układy scalone z serii 74HCxx . W tym rozdziale przestawiamy wyglądy, oraz numerację i krótki opis ich pinów, dla wybranych układów. W symulatorze Digital Works masz możliwość wstawiania wybranych scalonych układów cyfrowych wykonanych w technice CMOS.

Aby wybrać i wstawić gotowy układ scalony, należy w ostatnim pasku narzędziowym, kliknąć przycisk „ Parts Centre ”.

Rysunek 9.1 Przycisk Parts Centre w Digital Works

Pojawi się dodatkowe okienko o nazwie „ Parts Center ”, z którego będzie można wybierać i przenosić układy scalone na planszę główną programu. Należy otworzyć katalog „ Integrated Circuits ”.

Rysunek 9.2 Okienko Parts Centre i katalog Integrated Circuits w Digital Works Rysunek 9.3 Zawartość katalogu Integrated Circuits w Parts Centre Poniższa tabela zawiera nazwy oraz krótki opis funkcjonalności układów scalonych, które są dostępne w symulatorze Digital Works. W celu ułatwienia znajdowania konkretnego układu, w kolumnie „ Description ” podano oryginalny angielski opis układu

przyporządkowany do nazwy układu.

Tabela 9.1 Wybrane układy scalone CMOS symulowane w Digital Works Bardziej szczegółowe opisy możesz znaleźć na Twoim dysku, w katalogu o nazwie C:\Program Files\DigitalWorks\Datasheets\Philips\ (wg firmy Philips Semiconductors). Numeracja nóżek (tzw. Pinout ) dla układów scalonych wykonywana według następującej zasady. Ustaw układ pionowo, tak aby bok z wycięciem znalazł się na górze. Zasady numeracji nóżek (pinów):

 Pin znajdujący się na samej górze po lewej stronie obudowy ma numer 1.

 Pin znajdujący się na samej górze po lewej stronie obudowy ma numer ostatni. Przykładowa numeracja dla układu scalonego (14-pinowa, 7 nóżek po jednej stronie i 7 nóżek po drugiej stronie).

Rysunek 9.4 Numeracja pinów układu scalonego z 14 pinami

Rysunek 9.5 Wygląd układu scalonego z 14 nóżkami

Przykładowa numeracja dla układu scalonego (16-pinowa, 8 nóżek po jednej stronie i 8 nóżek po drugiej stronie).

Rysunek 9.6 Numeracja pinów układu scalonego z 16 pinami Rysunek 9.7 Wygląd układu scalonego z 16 nóżkami

9.2 NUMERACJA NÓ Ż EK (PINÓW) W DIGITAL WORKS Numeracja nóżek (czyli tzw. pinów) dla układów scalonych wykonywana według następującej zasady: ustaw układ poziomo, tak aby bok z wycięciem znalazł się po lewej stronie (patrz rysunek). Pin znajdujący się na lewej dolnej krawędzi obudowy ma numer 1. Następne piny na dolnej krawędzi mają kolejne numery: 2,3,4,5,6,7 (w zależności od wersji ostatni dolny pin może mieć numer 8,9,10,11,12,14,16).

Następne piny na górnej krawędzi mają (patrząc od prawej do lewej strony) mają kolejne numery, czyli : 8,9,10,11,12,13,14 (w zależności od wersji ostatni górny pin układu może mieć numer 16,18,20,22,24,28,32).

Rysunek 9.8 Numeracja pinów w układach scalonych w Digital Works

9.3 TWORZENIE BARDZIEJ Z Ł O Ż ONYCH UK Ł ADÓW Jak z gotowych układów serii 74HC utworzyć bardziej złożone, pokażemy na przykładzie projektowania 8-bitowego synchronicznego rejestru typu PIPO, składającego się z czterech układów 74HC74 (układ 74HC74 posiada 2 przerzutniki D). Realizacja znajduje się w pliku REJESTR-PIPO-8BIT-przykład.dwm .

Rysunek 9.9 Cztery układy 74HC74

Po kliknięciu prawym przyciskiem myszy na układzie, pojawi się menu kontekstowe, w którym należy wybrać „ View Datasheet… ”.

Rysunek 9.10 Menu kontekstowe i pozycja „View Datasheet…”

Rysunek 9.11 Specyfikacja techniczna układu 74HC74 (fragment) W naszym przypadku, może być przydatny tzw. diagram funkcjonalny (przypisanie nr pinów do ich funkcji). Po podwójnym kliknięciu prawym przyciskiem myszy na układzie, pojawi się okno z następującą zawartością.

Rysunek 9.12 Diagram funkcjonalny układu 74HC74

Aby zamknąć okno z diagramem funkcjonalnym, należy kliknąć przycisk „ Close Macro ” w ostatnim pasku narzędziowym.

Rysunek 9.13 Przycisk Close Macro

Znając funkcje odpowiednich pinów możemy wykonać odpowiednie połączenia między nimi oraz sygnałami wejściowymi i wyjściowymi.

Uwaga : Pin 7 podłączamy do GND , a pin 14 podłączamy do Vcc .

Rysunek 9.14 8-bitowy synchroniczny rejestr PIPO

9.4 74HC00 (4 bramki NAND 2-wej ś ciowe)

Rysunek 9.15 Wygląd układu scalonego 74HC00 w Digital Works

Rysunek 9.16 Pinout dla 74HC00

Rysunek 9.17 Schemat logiczny dla 74HC00

Dokumentacja zawiera symbol układu, nazwę oraz układ logiki i oznaczenia pinów.

Rysunek 9.18 Diagram funkcjonalny układu 74HC00

PRZYKŁAD

Realizacja przykładowego wykorzystania układu 74HC00 znajduje się w pliku 74HC00-zastosowanie.dwm .

Układ 74HC00 , posiada cztery 2-wejściowe bramki NAND, możemy na przykład zrealizować za pomocą niego, układ kombinacyjny opisany następującą funkcją logiczną. Y=NOT ( NOT (NOT (A*B) *C) *D)

Rysunek 9.19 Przykład wykorzystania w Digital Works

9.5 74HC02 (4 bramki NOR 2-wej ś ciowe)

Rysunek 9.20 Wygląd układu scalonego 74HC02 w Digital Works

Rysunek 9.21 Pinout dla 74HC02

Rysunek 9.22 Schemat logiczny dla 74HC02

Rysunek 9.23 Diagram funkcjonalny układu 74HC02

PRZYKŁAD

Realizacja przykładowego wykorzystania układu 74HC02 znajduje się w pliku 74HC02-zastosowanie.dwm .

Układ 74HC02 , posiada cztery 2-wejściowe bramki NOR, możemy na przykład zrealizować za pomocą niego, układ kombinacyjny opisany następującą funkcją logiczną. Y=NOT ( NOT (NOT (A+B) +C) +D)

Rysunek 9.24 Przykład wykorzystania w Digital Works

9.6 74HC04 (Sze ść bramek NOT)

Rysunek 9.25 Wygląd układu scalonego 74HC04 w Digital Works

Rysunek 9.26 Pinout dla 74HC04

Rysunek 9.27 Schemat logiczny dla 74HC04

Rysunek 9.28 Diagram funkcjonalny układu 74HC04

Realizacja przykładowego wykorzystania układu 74HC04 znajduje się w pliku 74HC04-zastosowanie.dwm .

Układ 74HC04 , posiada 6 bramek NOT, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y=NOT (NOT (NOT A) )

Rysunek 9.2 Przykład zastosowania w Digital Works

9.7 74HC08 (4 bramki AND 2-wej ś ciowe)

Rysunek 9.29 Wygląd układu scalonego 74HC08 w Digital Works

Rysunek 9.30 Pinout dla 74HC08

Rysunek 9.31 Schemat logiczny dla 74HC08

Rysunek 9.32 Diagram funkcjonalny układu 74HC08

Realizacja przykładowego wykorzystania układu 74HC08 znajduje się w pliku 74HC08-zastosowanie.dwm .

Układ 74HC08 , posiada 4 bramki AND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y= 1 AND ( (A AND B) AND (A AND B) )

Rysunek 9.3 Przykład zastosowania w Digital Works

9.8 74HC10 (3 bramki NAND 3-wej ś ciowe)

Rysunek 9.33 Wygląd układu scalonego 74HC10 w Digital Works

Rysunek 9.34 Pinout dla 74HC10

Rysunek 9.35 Schemat logiczny dla 74HC10

Rysunek 9.36 Diagram funkcjonalny układu 74HC10

Realizacja przykładowego wykorzystania układu 74HC10 znajduje się w pliku 74HC10-zastosowanie.dwm .

Układ 74HC10 , posiada 3 bramki NAND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y=NOT (A AND B AND C)

Rysunek 9.4 Przykład zastosowania w Digital Works

9.9 74HC11 (3 bramki AND 3-wej ś ciowe)

Rysunek 9.37 Wygląd układu scalonego 74HC11 w Digital Works

Rysunek 9.38 Pinout dla 74HC11

Rysunek 9.39 Schemat logiczny dla 74HC11

Rysunek 9.40 Diagram funkcjonalny układu 74HC11

Realizacja przykładowego wykorzystania układu 74HC11 znajduje się w pliku 74HC11-zastosowanie.dwm .

Układ 74HC11 , posiada 3 bramki 3-wejściowe AND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek), czyli bramkę AND 6-wejściową.

Y= A AND B AND C AND D AND E AND F

Rysunek 9.5 Przykład zastosowania w Digital Works

9.10 74HC20 (2 bramki NAND 4-wej ś ciowe)

Rysunek 9.41 Wygląd układu scalonego 74HC20 w Digital Works

Rysunek 9.42 Pinout dla 74HC20

Rysunek 9.43 Schemat logiczny dla 74HC20

Rysunek 9.44 Diagram funkcjonalny układu 74HC20

Realizacja przykładowego wykorzystania układu 74HC20 znajduje się w pliku 74HC20-zastosowanie.dwm .

Układ 74HC20 , posiada 4 bramki 4-wejściowe NAND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y=NOT (A * B * C * D)

Rysunek 9.6 Przykład zastosowania w Digital Works

9.11 74HC21 (2 bramki AND 4-wej ś ciowe)

Rysunek 9.45 Wygląd układu scalonego 74HC21 w Digital Works

Rysunek 9.46 Pinout dla 74HC21

Rysunek 9.47 Schemat logiczny dla 74HC21

Rysunek 9.48 Diagram funkcjonalny układu 74HC21

Realizacja przykładowego wykorzystania układu 74HC21 znajduje się w pliku 74HC21-zastosowanie.dwm .

Układ 74HC21 , posiada 4 bramki 4-wejściowe AND, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną (nie musimy wykorzystywać wszystkich bramek).

Y=A * B * C * D

Rysunek 9.7 Przykład zastosowania w Digital Works

9.12 74HC27 (3 bramki NOR 3-wej ś ciowe)

Rysunek 9.49 Wygląd układu scalonego 74HC27 w Digital Works

Rysunek 9.50 Pinout dla 74HC27

Rysunek 9.51 Schemat logiczny dla 74HC27

Rysunek 9.52 Diagram funkcjonalny układu 74HC27

Realizacja przykładowego wykorzystania układu 74HC27 znajduje się w pliku 74HC27-zastosowanie.dwm .

Układ 74HC27 , posiada 3 bramki 3-wejściowe XNOR, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną

Y= NOT ( NOT (NOT (A ⊕ B) ⊕ C ⊕ D) ⊕ D ⊕ E )

Rysunek 9.8 Przykład zastosowania w Digital Works

9.13 74HC32 (4 bramki OR 2-wej ś ciowe)

Rysunek 9.53 Wygląd układu scalonego 74HC32 w Digital Works

Rysunek 9.54 Pinout dla 74HC32

Rysunek 9.55 Schemat logiczny dla 74HC32

Rysunek 9.56 Diagram funkcjonalny układu 74HC32

Realizacja przykładowego wykorzystania układu 74HC32 znajduje się w pliku 74HC32-zastosowanie.dwm .

Układ 74HC32 , posiada 4 bramki 2-wejściowe OR, dlatego możemy na przykład zrealizować za pomocą niego, następującą funkcję logiczną

Y= (A ⊕ B ⊕ C ⊕ D ⊕ D ⊕ E )

Rysunek 9.9 Przykład zastosowania w Digital Works

9.14 74HC73 (2 przerzutniki synchroniczne JK Master-Slave)

Rysunek 9.57 Wygląd układu scalonego 74HC73 w Digital Works

Rysunek 9.58 Pinout dla 74HC73

Rysunek 9.59 Schemat logiczny dla 74HC73

Rysunek 9.60 Diagram funkcjonalny układu 74HC73

Realizacja przykładowego wykorzystania układu 74HC73 znajduje się w pliku 74HC73-zastosowanie.dwm .

Układ 74HC73 , posiada 2 przerzutniki JK, dlatego możemy na przykład zrealizować za pomocą niego, synchroniczny licznik modulo 4.

Rysunek 9.10 Przykład zastosowania w Digital Works

9.15 74HC74 (2 przerzutniki synchroniczne D)

Rysunek 9.61 Wygląd układu scalonego 74HC74 w Digital Works

Rysunek 9.62 Pinout dla 74HC74

Rysunek 9.63 Schemat logiczny dla 74HC74

Rysunek 9.64 Diagram funkcjonalny układu 74HC74

Realizacja przykładowego wykorzystania układu 74HC74 znajduje się w pliku 74HC74-zastosowanie.dwm .

Układ 74HC74 , posiada 2 przerzutniki D, dlatego możemy na przykład zrealizować za pomocą niego, synchroniczny rejestr PIPO 2-bitowy.

Rysunek 9.11 Przykład zastosowania w Digital Works

9.16 74HC125 (4 bramki trójstanowe)

Rysunek 9.65 Wygląd układu scalonego 74HC125 w Digital Works

Rysunek 9.66 Pinout dla 74HC125

Rysunek 9.67 Schemat logiczny dla 74HC125

Rysunek 9.68 Diagram funkcjonalny układu 74HC125

Realizacja przykładowego wykorzystania układu 74HC125 znajduje się w pliku 74HC125-zastosowanie.dwm .

Za pomocą układu 74HC125 możemy zrealizować 4-bitową bramkę trójstanową.

Rysunek 9.12 Przykład zastosowania w Digital Works

9.17 74HC133 (Bramka NAND 13-wej ś ciowa)

Rysunek 9.69 Wygląd układu scalonego 74HC133 w Digital Works

Rysunek 9.70 Pinout dla 74HC133

Rysunek 9.71 Schemat logiczny dla 74HC133

Rysunek 9.72 Diagram funkcjonalny układu 74HC133

Realizacja przykładowego wykorzystania układu 74HC133 znajduje się w pliku 74HC133-zastosowanie.dwm .

Za pomocą układu 74HC133 możemy zrealizować 13-to wejściową bramkę NAND, czyli następującą funkcję logiczną

Y= A * B * C * D * E * F * G * H * I * J * K * L * M

Rysunek 9.13 Przykład zastosowania w Digital Works

9.18 74HC137 (Dekoder 3 do 8)

Rysunek 9.73 Wygląd układu scalonego 74HC137 w Digital Works Rysunek 9.74 Pinout dla 74HC137

Rysunek 9.75 Schemat logiczny dla 74HC137

Rysunek 9.76 Diagram funkcjonalny układu 74HC137

Realizacja przykładowego wykorzystania układu 74HC137 znajduje się w pliku 74HC137-zastosowanie.dwm .

Za pomocą układu 74HC137 , możemy zrealizować dekodowanie 3-bitowej liczby ( A2,A1,A0 ), określającej numer wyjścia Y .

Rysunek 9.14 Przykład zastosowania w Digital Works

9.19 74HC138 (Demultiplekser 3 do 8)

Rysunek 9.77 Wygląd układu scalonego 74HC138 w Digital Works Rysunek 9.78 Pinout dla 74HC138

Rysunek 9.79 Schemat logiczny dla 74HC138

Rysunek 9.80 Diagram funkcjonalny układu 74HC138

Realizacja przykładowego wykorzystania układu 74HC138 znajduje się w pliku 74HC138-zastosowanie.dwm .

Za pomocą układu 74HC138 , możemy zrealizować dekodowanie 3-bitowej liczby ( A2,A1,A0 ), określającej numer wyjścia Y .

Rysunek 9.15 Przykład zastosowania w Digital Works

9.20 74HC139 (2 demultipleksery 2 do 4)

Rysunek 9.81 Wygląd układu scalonego 74HC139 w Digital Works

Rysunek 9.82 Pinout dla 74HC139

Rysunek 9.83 Schemat logiczny dla 74HC139

Rysunek 9.84 Diagram funkcjonalny układu 74HC139

Realizacja przykładowego wykorzystania układu 74HC139 znajduje się w pliku 74HC139-zastosowanie.dwm .

Za pomocą układu 74HC139 , możemy zrealizować dekodowanie 2-bitowej liczby ( A1,A0 ), określającej numer wyjścia Y .

Rysunek 9.16 Przykład zastosowania w Digital Works

9.21 74HC154 (Demultiplekser 4 do 16)

Rysunek 9.85 Wygląd układu scalonego 74HC154 w Digital Works

Rysunek 9.86 Pinout dla 74HC154

Rysunek 9.87 Schemat logiczny dla 74HC154

Realizacja przykładowego wykorzystania układu 74HC154 znajduje się w pliku 74HC154-zastosowanie.dwm .

Za pomocą układu 74HC154 , możemy zrealizować dekodowanie 4-bitowej liczby ( A3,A2,A1,A0 ), określającej numer wyjścia Y .

Rysunek 9.17 Przykład zastosowania w Digital Works

9.22 74HC163 (Licznik synchroniczny 4-bitowy)

Rysunek 9.88 Wygląd układu scalonego 74HC163 w Digital Works

Rysunek 9.89 Pinout dla 74HC163

Rysunek 9.90 Schemat logiczny dla 74HC163

Rysunek 9.91 Diagram funkcjonalny układu 74HC163

Realizacja przykładowego wykorzystania układu 74HC163 znajduje się w pliku 74HC163-zastosowanie.dwm .

Za pomocą układu 74HC163 , możemy zrealizować 4-bitowy licznik modulo 16 .

Rysunek 9.18 Przykład zastosowania w Digital Works

9.23 74HC164 (Rejestr SIPO synchroniczny)

Rysunek 9.92 Wygląd układu scalonego 74HC164 w Digital Works

Rysunek 9.93 Pinout dla 74HC164

Rysunek 9.94 Schemat logiczny dla 74HC164

Rysunek 9.95 Diagram funkcjonalny układu 74HC164

Realizacja przykładowego wykorzystania układu 74HC164 znajduje się w pliku 74HC164-zastosowanie.dwm .

Układ 74HC164 , posiada gotowy 8 bitowy rejestr typu SIPO. Wystarczy wejścia INPUT1 i INPUT2 podłączyć do pinów 1 i 2 (wejście szeregowe). Sygnał MR aktywuje odczyt wyjść, CLK jest sygnałem zegarowym synchronizującym. Diody Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0 wyświetlają zawartość bitów wyjściowych.

Rysunek 9.96 Przykład wykorzystania w Digital Works

9.24 74HC175 (4 przerzutniki D synchroniczne)

Rysunek 9.97 Wygląd układu scalonego 74HC175 w Digital Works

Rysunek 9.98 Pinout dla 74HC175

Rysunek 9.99 Schemat logiczny dla 74HC175

Rysunek 9.100 Diagram funkcjonalny układu 74HC175

Realizacja przykładowego wykorzystania układu 74HC175 znajduje się w pliku 74HC175-zastosowanie.dwm .

Układ 74HC175 , posiada cztery przerzutniki D, Możemy na przykład zrealizować za pomocą niego, 4 bitowy rejestr typu PIPO. Sygnał MR aktywuje odczyt wyjść, CLK jest sygnałem zegarowym synchronizującym. Sygnały D3,D2,D1,D0 to 4 bitowe wejście równoległe, a diody Q3,Q2,Q1,Q0 wyświetlają zawartość bitów wyjściowych.

Rysunek 9.101 Przykład wykorzystania w Digital Works

10 WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

10.1 PRZYPOMNIENIE OGÓLNYCH KATEGORII PAMI Ę CI ELEKTRONICZNYCH

 PAMIĘCI ULOTNE to pamięci których zawartość jest tracona po wyłączeniu ich zasilania;

 PAMIĘCI NIEULOTNE to pamięci których zawartość jest przechowywana, nawet po wyłączeniu ich zasilania;

 ROM (ang. Read Only Memory) – pamięci tylko do odczytu;

 PROM (ang. Programmable Read Only Memory) pamięci tylko do odczytu z możliwością jednokrotnego ich zaprogramowania (zapisu);

 EPROM (ang. Erasable Programmable Read Only Memory) pamięci tylko do odczytu z możliwością ich zaprogramowania (zapisu) oraz kasowania za pomocą specjalnych programatorów;

 EEPROM (ang. Erasable Programmable Read Only Memory) pamięci tylko do odczytu z możliwością ich zaprogramowania (zapisu) oraz kasowania za pomocą metod elektrycznych (przy użyciu oprogramownia);

 RAM (ang. Random Access Memeory) to pamięci ulotne z możliwością wielokrotnego odczytu i zapisu, w których czas dostępu do komórki nie zależy od adresu tej komórki;

10.2 PRZYK Ł AD PAMI Ę CI RAM (74LS89)

Przykład pamięci RAM z wykorzystaniem układu 74LS89 znajduje się w pliku 7489-zastosowanie.atanua .

Układ 74LS89 , posiada cztery komórki pamięci, każda o pojemności 4 bity. Dlatego możemy na przykład zrealizować za pomocą niego, pamięć 64 bitową (16x4b). Sygnał MEM ENABLE aktywuje pamięć, MEM WRITE wykonuje zapis danych (data input) pod ustawionym adresem (ADDRESS). Diody data output wyświetlają zawartość komórki o adresie ADDRESS .

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

Rysunek 10.1 Przykład zastosowania układu 74LS89 w Atanua

10.3 PRZYK Ł AD PAMI Ę CI ROM W DIGITAL WORKS

Rysunek 10.1 Oznaczenie wejść i wyjść pamięci ROM w Digital Works Wejścia adresowe (od A4 do A0), czyli od góry do dołu: A4,A3,A2,A0 (na rysunku pokazano tylko krańcowe):

 A4 – wejście adresowe;

 A0 – wejście adresowe;

Wyjścia danych (od D3 do D0), czyli od góry do dołu: D3,D2,D1,D0 (na rysunku pokazano tylko krańcowe):

 D4 – wyjście danych;

 D0 – wyjście danych;

Wejście sterujące (CS, ang. chip select ), ale zanegowane, co oznacza, że dane z układu pamięci będą dostępne na wyjściach od D3 do D0, tylko gdy na wejściu , będzie sygnał 0.

Poniższy układ 16x4 to pamięć typu ROM zorganizowana jako 16 słów (komórek) 4 bitowych.

Rysunek 10.2 Pamięć ROM 16x4 w Digital Works

Ta pamięć zawiera 16 komórek po 4 bity każda. W celu odczytania zawartości komórki (bity D3,D2,D1,D0) należy podać na wejścia adresowe konkretny adres komórki (bity A3,A2,A1,A0), a na wejście CS wartość binarną 0 (Patrz tabela).

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH Tabela 10.3 Kombinacje adresów

Poniższy układ 16x8 to pamięć typu ROM zorganizowana jako 16 słów (komórek) 8 itowych.

Rysunek 10.4 Pamięć ROM 16x8 w Digital Works

Ta pamięć zawiera 16 komórek po 8 bitów każda. W celu odczytania zawartości komórki (bity D7,D6,D5,D4,D3,D2,D1,D0) należy podać na wejścia adresowe konkretny adres komórki (bity A3,A2,A1,A0), a na wejście CS wartość binarną 0. PRZYKŁAD PAMIĘCI RAM W DIGITAL WORKS

W przypadku pamięci RAM, występuje dodatkowy sygnał sterujący (r/ ). Wejścia adresowe (od A3 do A0), czyli od góry do dołu: A3,A2,A0 (na rysunku pokazano tylko krańcowe):

 A3 – wejście adresowe

 A0 – wejście adresowe

Wyjścia danych (od D7 do D0), czyli od góry do dołu: D7,D6,D5,D4,D3,D2,D1,D0 (na rysunku pokazano tylko krańcowe):

 D7 – wyjście danych

 D0 – wyjście danych

Rysunek 10.5 Oznaczenie wejść i wyjść pamięci RAM w Digital Works Przeznaczenie głównych sygnałów jest takie same jak w przypadku pamięci ROM, lecz dodatkowy sygnał sterujący (r/ ) określa czy dane z adresu mają być czytane ( r/ =1 ), albo czy dane mają zostać zapisane pod adresem ( r/ =0 ). Operacje odczytu lub zapisu wykonywane tylko gdy sygnał =0 .

Poniższy układ 16x4 reprezentuje pamięć typu RAM zorganizowaną jako 16 słów (komórek) 4 bitowych.

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

Rysunek 10.6 Pamięć RAM 16x8 w Digital Works

Rysunek 10.7 Pamięć RAM 256x16 w Digital Works

10.4 ŁĄ CZENIE UK Ł ADÓW PAMI Ę CI W MODU Ł Y RAM Producenci układów pamięci wytwarzają je w postaci układów scalonych o zbyt małych pojemnościach, to aby utworzyć moduł pamięci RAM na płytce , która może zostać zainstalowana na płycie głównej. Dlatego projektuje się płytki z układami, które nazywamy modułami RAM, aby zwiększyć ich pojemność.

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

Rysunek 10.2 Układ pamięci i moduł pamięci

Metodami pozwalającymi na zwiększanie pojemności modułów pamięci są:

 zwiększanie długości słowa pamięci,

 zwiększanie długości adresu pamięci.

W pierwszym przypadku zwiększenie pojemności pamięci polega na powiększeniu długości magistrali danych (czyli zwiększanie długości słowa pamięci ). W drugim przypadku zwiększenie pojemności pamięci polega na powiększeniu długości magistrali adresowej (czyli zwiększanie długości adresu pamięci ). Poniżej zaprezentowano cztery przykłady obu metod , pozwalających na zwiększenie pojemności modułów pamięci.

Przykład 1 - Zwiększanie długości słowa pamięci z 4 bitów do 8 bitów Mamy 2 układy pamięci RAM 16 x 4b . Łączymy je tak aby uzyskać pamięć RAM o pojemności 16 x 8b (16 słów 8 bitowych).

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

Rysunek 10.3 Przykład zwiększania długości słowa pamięci Przykład 2 - Zwiększanie długości słowa pamięci z 16 bitów do 32 bitów Mamy 2 układy pamięci RAM 1K x 16b . Łączymy je tak aby uzyskać pamięć RAM o pojemności 1K x 32b (1024 słów 32 bitowych).

Rysunek 10.4 Schemat pamięci RAM o pojemności 1K x 32b Przykład 3 - Zwiększanie długości adresu pamięci z 4 bitów do 5 bitów Mamy 2 układy pamięci RAM 16 x 4b . Łączymy je tak aby uzyskać pamięć RAM o pojemności 32 x 4b (1024 słów 4 bitowych).

Rysunek 10.5 Schemat pamięci RAM o pojemności 32K x 4b Przykład 4 - Zwiększanie długości adresu pamięci z 14 bitów do 15 bitów Mamy 2 układy pamięci RAM 16K x 16b . Łączymy je tak aby uzyskać pamięć RAM o pojemności 32K x 16b (32K słów 16 bitowych).

WYBRANE UKŁADY PAMIĘCI ELEKTRONICZNYCH

Rysunek 10.6 Schemat pamięci RAM o pojemności 32K x 16b

10.5 PRZYK Ł ADOWE ZASTOSOWANIE PAMI Ę CI ROM Pamięć ROM może służyć do sterowania wyświetlaczem 7-segmentowym, który będzie wyświetlał cyfry szesnastkowe w zależności od kombinacji 4 bitów na wejściu dekodera, czyli będzie to dekodowanie BIN-to-HEX za pomocą dwóch układów.

Rysunek 10.8 Wyświetlacz 7-segmentowy

Zasada działania wyświetlacza została przedstawiona w tabeli. Tabela 10.9 Przyporządkowanie pinów do sementów

Programowanie dekodera (czyli ustawienia odpowiednich wartości w pamięci ROM). Tabela 10.10 Dekodowanie BIN-to-HEX

Rysunek 10.11 Schemat do badania dekodera i wyświetlacza

Opis schematu do badania: Bity oznaczone od A0 do A3 generują cyklicznie kolejne wejściowe kombinacje cyfrowe od 0000 do 1111 (wyświetlane w INPUT). Pamięć ROM dekoduje te kombinację wyznaczając, które segmenty wyświetlacza DISPLAY mają być widoczne. Sygnał ENABLE uaktywnia działanie całego układu za pomocą wartości 1.

11.1 DODAWANIE 3 LICZB CA Ł KOWITYCH Prosty program dla symulatora LMC, którego zadaniem jest dodawanie trzech liczb całkowitych. Wartości liczb mają być umieszczone w komórkach pamięci oznaczonych A, B, C. Wynik dodawania ma umieszczony w komórce pamięci oznaczonej SUMA.

Rysunek 11.1 Kod źródłowy programu

11.2 DODAWANIE 3 LICZB Z WEJ Ś CIA

Prosty program dla symulatora LMC, którego zadaniem jest dodawanie trzech liczb całkowitych. Wartości liczb mają być pobierane z wejścia INPUT. Wynik dodawania ma być wyświetlony na wyjściu OUTPUT.

Rysunek 11.2 Kod źródłowy programu

11.3 WY Ś WIETLANIE LICZB CA Ł KOWITYCH ROSN Ą CO Prosty program dla symulatora LMC, którego zadaniem będzie wyświetlanie kolejnych liczb całkowitych od 1 do 10 (rosnąco).

Rysunek 11.3 Kod źródłowy programu

11.4 WY Ś WIETLANIE LICZB CA Ł KOWITYCH MALEJ Ą CO Prosty program dla symulatora LMC, którego zadaniem będzie wyświetlanie kolejnych liczb całkowitych od 10 do 1 (malejąco).

Rysunek 11.4 Kod źródłowy programu

11.5 WY Ś WIETLANIE LICZB OD 0 DO N

Prosty program dla symulatora LMC, którego zadaniem jest pobranie liczby całkowitej N (większej od 0) z wejścia (INPUT), a następnie w pętli wyświetlanie kolejnych liczb od 0 do N na wyjściu (OUTPUT).

PRZYKŁADY PROGRAMÓW W LMC

Rysunek 11.5 Kod źródłowy programu

11.6 WY Ś WIETLANIE SUM LICZB OD 0 DO N Prosty program dla symulatora LMC, którego zadaniem jest pobranie liczby całkowitej N (większej od 0) z wejścia (INPUT), a następnie w pętli wyświetlanie kolejnych narastających sum liczb od 0 do N na wyjściu (OUTPUT).

Przykładowo dla N=8, będą to następujące sumy: 0,1,3,6,10,15,21,28,36. PRZYKŁADY PROGRAMÓW W LMC

Rysunek 11.6 Kod źródłowy programu

11.7 ZLICZANIE OPERACJI ODEJMOWANIA Prosty program dla symulatora LMC, którego zadaniem jest zliczanie operacji odejmowania X = X – Y, aż do uzyskania stanu w którym X=0. Początkowe wartości zmiennych: X = 20, Y = 5.

Rysunek 11.7 Kod źródłowy programu

11.8 P Ę TLE ZAGNIE Ż D Ż ONE

Prosty program dla symulatora LMC, który wykonuje dwie pętle zagnieżdżone, oraz zlicza liczbę przebiegów pętli, a wykonaniu obu pętli wyświetla zliczoną liczbę przebiegów na wyjściu (OUPUT).

Pętla zewnętrzna ma wykonać się 20 razy, a pętla wewnętrzna 5 razy. Dla ułatwienia zrozumienia algorytmu załączono kod w postaci pseudokodu. int counter = 0, rows=20, cols=5, i, j

for (i=1, i<=rows, i++)

{

for (j=1, j<=cols, j++)

{

counter = counter + 1

}

}

print counter

PRZYKŁADY PROGRAMÓW W LMC

Rysunek 11.8 Kod źródłowy programu

11.9 MNO Ż ENIE DWÓCH ZMIENNYCH

Prosty program dla symulatora LMC, który wykonuje mnożenie dwóch zmiennych A i B. Wartości zmiennych pobiera z wejścia (INPUT), natomiast na wyjściu wyświetla iloczyn obu zmiennych (OUPUT).

PRZYKŁADY PROGRAMÓW W LMC

Rysunek 11.9 Kod źródłowy programu

11.10 DZIELENIE CA Ł KOWITE DWÓCH ZMIENNYCH Prosty program dla symulatora LMC, który wykonuje dwóch zmiennych X i Y (liczby całkowite nieujemne). Program pobiera wartości zmiennych pobiera z wejścia (INPUT), następnie sprawdza, czy dzielnik Y jest równy zeru. W przypadku gdy dzielnik jest równy zeru, program wyświetla błąd (przyjmujemy że liczba 999 na wyjściu oznacza błąd). W przeciwnym przypadku program wyświetla na wyjściu (OUPUT): iloraz z dzielenia (całkowitego) oraz resztę.

PRZYKŁADY PROGRAMÓW W LMC

Rysunek 11.10 Kod źródłowy programu

12 ZBIÓR ĆWICZEŃ

W tym rozdziale znajdziesz ćwiczenia z zakresu cyfrowych układów kombinacyjnych, sekwencyjnych, oraz także kilka dotyczących prostych programów asemblera. Ćwiczenia znajdujące się tutaj składają się z następujących części:

 TYTUŁ ĆWICZENIA

 POLECENIA

 ZAŁOŻENIA

 SPRAWOZDANIE

 WYNIKI OCZEKIWANE

 PLIKI Z ROZWIĄZANIAMI

12.1 UK Ł ADY KOMBINACYJNE

12.1.1 Postać kanoniczna SOP (Ćw. 1)

TYTUŁ ĆWICZENIA: Postać kanoniczna SOP.

POLECENIA: Zrealizuj postać kanoniczną typu SOP ( sum iloczynów ) na podstawie następującej tablicy prawdy dla funkcji y = F(a, b, c) w programie Atanua oraz Digital Works. Należy użyć tylko bramek: NOT, AND, OR. Pod tabelą nagłówkową sprawozdania wstaw schematy układów.

ZAŁOŻENIA:

00

10

01

10

01

11

00

10

Tabela 12.1 Tablica prawdy dla funkcji F

= ( ̅) + ̅ +

SPRAWOZDANIE:

Tabela 12.2 Nagłówek sprawozdania

Rysunek 12.1 Schemat układu w programie Atanua

ZBIÓR ĆWICZEŃ

Rysunek 12.2 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Rysunek 12.3 Schemat w programie Atanua

ZBIÓR ĆWICZEŃ

Rysunek 12.4 Schemat w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw1-postac-kanoniczna-sop.atanua

 uk-cw1-postac-kanoniczna-sop.dwm

12.1.2 Postać kanoniczna SOP (Ćw. 2)

TYTUŁ ĆWICZENIA: Postać kanoniczna SOP.

POLECENIA: Zrealizuj postać kanoniczną typu SOP ( sum iloczynów ) na następującej funkcji y = F(a, b, c) = + + ̅ + , w programie Atanua oraz Digital Works. ZAŁOŻENIA: Należy użyć tylko bramek: NOT, AND, OR. Pod tabelą nagłówkową sprawozdania wstaw schematy układów. Uwaga: Ponieważ w symulatorze Atanua nie ma bramek 4-wejściowych, to zastosuj połączenie bramki 3-wejciowej z bramką 2-wejściową. SPRAWOZDANIE:

Tabela 12.3 Nagłówek sprawozdania

Rysunek 12.6 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.8 Schemat w symulatorze Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw2-postac-kanoniczna-sop.atanua

 uk-cw2-postac-kanoniczna-sop.dwm

12.1.3 Postać kanoniczna POS (Ćw. 3)

TYTUŁ ĆWICZENIA: Postać kanoniczna POS.

POLECENIA: Zrealizuj postać kanoniczną typu POS ( iloczynów sum ) na następującej funkcji y = F(a, b, a) = ( + + )( + +~ )( +~ + )(~ + + ) , w programie Atanua oraz Digital Works.

ZAŁOŻENIA : Należy użyć tylko bramek: NOT, AND, OR. Pod tabelą nagłówkową sprawozdania wstaw schematy układów. Uwaga: Ponieważ w symulatorze Atanua nie ma bramek 4-wejściowych, to zastosuj połączenie bramki 3-wejściowej z bramką 2-wejściową.

SPRAWOZDANIE:

Tabela 12.4 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.10 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.12 Schemat w symulatorze Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw3-postac-kanoniczna-pos.atanua

 uk-cw3-postac-kanoniczna-pos.dwm

12.1.4 Proste układy cyfrowe kombinacyjne (Ćw. 4)

TYTUŁ ĆWICZENIA: Proste układy cyfrowe kombinacyjne . POLECENIA: Zaprojektuj układ cyfrowy będący odpowiednikiem układu zamieszczonego poniżej.

Rysunek 12.13 Projektowany układ w Digital Works

ZAŁOŻENIA: Należy użyć tylko układów 74HC00 i 74HC04 w programie Digital Works .

SPRAWOZDANIE:

Tabela 12.5 Nagłówek sprawozdania

Rysunek 12.14 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.15 Schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw4.dwm

12.1.5 Złożone układy cyfrowe kombinacyjne (Ćw. 5) TYTUŁ ĆWICZENIA : Złożone układy cyfrowe kombinacyjne. POLECENIA: Zaprojektuj układ cyfrowy będący odpowiednikiem układu zamieszczonego poniżej.

Rysunek 12.16 Projektowany układ w Digital Works

ZAŁOŻENIA: Należy użyć tylko układów: 74HC04, 74HC11, 74HC27 , dostępnych programie Digital Works .

SPRAWOZDANIE:

Tabela 12.6 Nagłówek sprawozdania

Rysunek 12.17 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.18 Schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw5.dwm

12.1.6 Start silnika samochodowego (Ćw. 6)

TYTUŁ ĆWICZENIA: Start silnika samochodowego.

POLECENIA: Zaprojektuj system cyfrowy (logiczny) pozwalający na start silnika samochodowego, gdy kluczyk jest w pozycji włączonej oraz pas kierowcy jest zapięty oraz pas pasażera jest zapięty (gdy jest pasażer) lub czujnik nie wykrył pasażera (pas pasażera nie musi być zapięty).

ZAŁOŻENIA: Samochód jest dwuosobowy. Oznaczenia sygnałów wejściowych (czujników w samochodzie):

 CARKEY – stan kluczyka;

 DRIVERSB – stan pasów bezpieczeństwa kierowcy (ang. Driver Seat Belt);

 PASSENGERSB – stan pasów bezpieczeństwa pasażera (ang. Passenger Seat Belt);

 PASSENGER_EXISTS – wykrycie obecności pasażera (ang. Passenger Exists) ; Oznaczenia sygnałów wyjściowych (układ wykonawczy w samochodzie):

 START – uruchomienie silnika (ang. START THE ENGINE); Należy użyć układy typu 74HC04 , 74HC11 , 74HC21 , 74HC32 , które są dostępne w programie Digital Works , w celu zrealizowania poniższej tabeli stanów logicznych. Tabela 12.7 Tabela stanów logicznych

SPRAWOZDANIE:

Tabela 12.8 Nagłówek sprawozdania

Rysunek 12.19 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Z analizy tabeli stanów logicznych wynika, że silnik może być wystartowany (wyjście START ), tylko gdy SPEŁNIONE są warunki odpowiadające następującej funkcji logicznej:

START = CARKEY * DRIVERSB * NOT PASSENGERSB + CARKEY * DRIVERSB * PASSENGERSB * PASSENGER_EXISTS

ZBIÓR ĆWICZEŃ

Rysunek 12.20 Układ funkcjonalny

Rysunek 12.21 Wynikowy schemat układu w programie Digital Works (74HCxx) PLIKI Z ROZWIĄZANIAMI:

 uk-cw6.dwm

12.1.7 Prosty alarm domowy (Ćw. 7)

TYTUŁ ĆWICZENIA: Prosty alarm domowy.

POLECENIA: Zaprojektuj system cyfrowy (logiczny) uruchamiający alarm zainstalowany w domu, gdy system antywłamaniowy jest aktywny (ACTIVE) oraz drzwi frontowe są otwarte (DOOR1) lub drzwi tylne są otwarte (DOOR2) lub okno jest otwarte (WINDOW) lub czujnik wykrył ruch (MOTION).

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych (czujników):

 ACTIVE – stan systemu alarmu (1 – włączony, 0 - wyłączny);

 DOOR1 – stan drzwi frontowych (1 – otwarte, 0 - zamknięte);

 DOOR2 – stan drzwi tylnych (1 – otwarte, 0 - zamknięte);

 WINDOW – stan okna (1 – otwarte, 0 - zamknięte);

 MOTION – stan czujnika ruchu (1 – wykryto ruch, 0 - czuwanie); Oznaczenia sygnałów wyjściowych:

 ALARM – uruchomienie alarmu;

Należy użyć układy: 74HC32 , 74HC08 , które są dostępne w programie Digital Works , aby zrealizować działanie sytemu cyfrowego.

SPRAWOZDANIE:

Tabela 12.9 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.22 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Z analizy poleceń oraz założeń wynika, że alarm może być uruchomiony (wyjście ALARM ), wg. następującej funkcji logicznej:

ALARM = ACTIVE * (DOOR1 + DOOR2 + WINDOW + MOTION)

Rysunek 12.23 Układ funkcjonalny

ZBIÓR ĆWICZEŃ

Rysunek 12.24 Wynikowy schemat układu w programie Digital Works (74HCxx)

PLIKI Z ROZWIĄZANIAMI:

 uk-cw7.dwm

12.1.8 Prosty dekoder 2-do-4 (Ćw. 8)

TYTUŁ ĆWICZENIA: Prosty dekoder 2-do-4.

POLECENIA: Zaprojektuj prosty dekoder adresu 2-bitowego wg poniższych założeń. ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 A0 – bit adresu;

 A1 – bit adresu;

 EN – bit sygnału aktywującego;

Oznaczenia sygnałów wyjściowych:

 C0 – bit linii 0;

 C1 – bit linii 1;

 C2 – bit linii 2;

 C3 – bit linii 3;

Należy zaprojektować układ kombinacyjny, za pomocą bramek: NOT oraz AND tak, aby działał według następującej tabeli prawdy. Uwaga: Znak X oznacza dowolny stan logiczny. Tabela 12.10 Tabela prawdy dekodera

SPRAWOZDANIE:

Tabela 12.11 Nagłówek sprawozdania

Rysunek 12.25 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.26 Wynikowy schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw8.dwm

12.1.9 Prosty demultiplekser 4-do-1 (Ćw. 9)

TYTUŁ ĆWICZENIA: Prosty demultiplekser 4-do-1.

POLECENIA: Zaprojektuj prosty demultiplekser 4-do-1 wg poniższych założeń. ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 D0 – bit danych;

 D1 – bit danych;

 D2 – bit danych;

 D3 – bit danych;

 S0 – bit wybierający D0;

 S1 – bit wybierający D1;

 S2 – bit wybierający D2;

 S3 – bit wybierający D0;

Oznaczenia sygnałów wyjściowych:

 Y – bit (stan wybranego wejścia);

Należy zaprojektować układ kombinacyjny, za pomocą bramek: OR oraz AND tak, aby działał według następującej tabeli prawdy. Tylko jedno wejście S może mieć stan 1.

Tabela 12.12 Tabela prawdy demultipleksera

SPRAWOZDANIE:

Tabela 12.13 Nagłówek sprawozdania

Rysunek 12.27 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Rysunek 12.28 Wynikowy schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw9.dwm

12.1.10 Multiplekser 4-do-1 (Ćw. 10)

TYTUŁ ĆWICZENIA: Multiplekser 4-do-1.

POLECENIA: Zaprojektuj multiplekser 4-do-1 wg poniższych założeń. ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 D3,D2,D1,D0 – bity danych;

 STROBE – bit aktywujący;

 A1,A0 – bity wybierające wejście;

Oznaczenia sygnałów wyjściowych:

 Y – stan wybranego wejścia

Należy zaprojektować układ kombinacyjny, za pomocą bramek: OR oraz AND oraz NOT tak, aby działał według następującej tabeli prawdy. Uwaga: Znak X oznacza dowolny stan logiczny.

ZBIÓR ĆWICZEŃ

Tabela 12.14 Tabela prawdy multipleksera

SPRAWOZDANIE:

Tabela 12.15 Nagłówek sprawozdania

Rysunek 12.29 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.30 Wynikowy schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 uk-cw10.dwm

12.1.11 Badanie układu 74LS00 (Ćw. 11)

TYTUŁ ĆWICZENIA: Badanie układu 74LS00

POLECENIA: Wykonaj schemat składający się z czterech 2-wejściowych bramek NAND (74LS00) w programie Atanua, oraz przedstaw wyniki ich badania w formie tablicy prawdy.

ZAŁOŻENIA:

Użyj układu 74LS00 i wykonaj schemat przedstawiony na rysunku. ZBIÓR ĆWICZEŃ

Rysunek 12.31 Schemat badanego układu w Atanua

Schemat badanego układu realizuje następującą funkcję logiczną: = ( 0 ∗ ( ∗ ) ∗( ∗ ))

którą można przedstawić w postaci następującego schematu zastępczego (numery kolejnych bramek w układzie scalonym oznaczono od 1 d o4)

Rysunek 12.32 Schemat zastępczy układu

Opracuj samodzielnie tablice prawdy dla bramek.

SPRAWOZDANIE:

Tabela 12.16 Nagłówek sprawozdania

Pod nagłówkiem sprawozdania wstaw wynikową tablicę prawdy i uzupełnij ją. Tabela 12.17 Wynikowa tablica prawdy

WYNIKI OCZEKIWANE:

Tabela 12.18 Oczekiwana tablica prawdy

PLIKI Z ROZWIĄZANIAMI:

 uk-cw11.atanua

12.1.12 Badanie układu 74LS02 i 74HC02 (Ćw. 12)

TYTUŁ ĆWICZENIA: Badanie układu 74LS02 i 74HC02 POLECENIA:

Zaprojektuj schemat składający się z czterech 2-wejściowych bramek NOR ( 74LS02 ) w programie Atanua. Zaprojektuj schemat składający się z czterech 2-wejściowych bramek NOR ( 74HC02 ) w programie Digital Works. Przedstaw wyniki ich badania w formie tablicy prawdy w sprawozdaniu.

ZAŁOŻENIA:

Schemat badanego układu realizuje następującą funkcję logiczną: =( + + + + )

którą można przedstawić w postaci następującego schematu zastępczego (numery kolejnych bramek w układzie scalonym oznaczono od 1 d o4)

Rysunek 12.33 Schemat zastępczy układu

W programie Atanua użyj układu 74LS02 i wykonaj schemat przedstawiony na poniższym rysunku.

Rysunek 12.34 Schemat badanego układu

W programie Digital Works użyj układu 74HC02 i wykonaj schemat przedstawiony na poniższym rysunku.

Rysunek 12.35 Schemat badanego układu w Digital Works Opracuj samodzielnie tablice prawdy dla bramek.

SPRAWOZDANIE:

Tabela 12.19 Nagłówek sprawozdania

Pod nagłówkiem sprawozdania uzupełnij wynikowe tablice prawdy. Tabela 12.20 Wynikowa tablica prawdy dla Atanua

Tabela 12.21 Wynikowa tablica prawdy dla Digital Works WYNIKI OCZEKIWANE:

Tabela 12.22 Oczekiwana tablica prawdy

PLIKI Z ROZWIĄZANIAMI:

 uk-cw12.atanua

 uk-cw12.dwm

12.2 UK Ł ADY SEKWENCYJNE

12.2.1 Rejestr SISO 4-bitowy synchroniczny (Ćw. 1)

TYTUŁ ĆWICZENIA: Rejestr SISO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Atanua, zaprojektuj rejestr synchroniczny SISO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 Input – dane wejściowe;

 Set – ustawianie jedynek w przerzutnikach;

 Reset – kasowanie przerzutników (wypełnianie zerami);

Oznaczenia sygnałów wyjściowych:

 Output – dane wyjściowe;

SPRAWOZDANIE:

Tabela 12.23 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.36 Schemat układu w programie Atanua

WYNIKI OCZEKIWANE:

Rysunek 12.37 Wynikowy schemat układu w programie Atanua PLIKI Z ROZWIĄZANIAMI:

 us-cw1.atanua

12.2.2 Rejestr PIPO 4-bitowy synchroniczny (Ćw. 2)

TYTUŁ ĆWICZENIA: Rejestr PIPO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Atanua, zaprojektuj rejestr synchroniczny PIPO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT0 … INPUT3 – dane wejściowe;

 Set – ustawianie jedynek w przerzutnikach;

 Reset – kasowanie przerzutników (wypełnianie zerami);

 CLK – sygnał zegarowy;

Oznaczenia sygnałów wyjściowych:

 OUTPUT0 … OUTPUT3 – dane wyjściowe;

SPRAWOZDANIE:

Rysunek 12.38 Schemat układu w programie Atanua

WYNIKI OCZEKIWANE:

ZBIÓR ĆWICZEŃ

Rysunek 12.39 Wynikowy schemat układu w programie Atanua PLIKI Z ROZWIĄZANIAMI:

 us-cw2.atanua

12.2.3 Rejestr SIPO 4-bitowy synchroniczny (Ćw. 3)

TYTUŁ ĆWICZENIA: Rejestr SIPO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Atanua, zaprojektuj rejestr synchroniczny

SIPO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT – dane wejściowe;

 Set – ustawianie jedynek w przerzutnikach;

 Reset – kasowanie przerzutników (wypełnianie zerami);

 CLK – sygnał zegarowy;

Oznaczenia sygnałów wyjściowych:

 OUTPUT0 … OUTPUT3 – dane wyjściowe

SPRAWOZDANIE:

Tabela 12.25 Nagłówek sprawozdania

Rysunek 12.40 Schemat układu w programie Atanua

WYNIKI OCZEKIWANE:

Rysunek 12.41 Wynikowy schemat układu w programie Atanua

PLIKI Z ROZWIĄZANIAMI:

 us-cw3.atanua

12.2.4 Rejestr PISO 4-bitowy synchroniczny (Ćw. 4) TYTUŁ ĆWICZENIA: Rejestr PISO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Atanua , zaprojektuj rejestr synchroniczny PISO 4-bitowy, składający się 4 przerzutników D oraz bramek OR.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT0 … INPUT3 – dane wejściowe;

 Set – ustawianie jedynek w przerzutnikach;

 Reset – kasowanie przerzutników (wypełnianie zerami);

 CLK – sygnał zegarowy;

Oznaczenia sygnałów wyjściowych:

 OUTPUT – dane wyjściowe

SPRAWOZDANIE:

Tabela 12.26 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.42 Schemat układu w programie Atanua

WYNIKI OCZEKIWANE:

Rysunek 12.43 Wynikowy schemat układu w programie Atanua PLIKI Z ROZWIĄZANIAMI:

 us-cw4.atanua

12.2.5 Rejestr SISO 4-bitowy synchroniczny (Ćw. 5)

TYTUŁ ĆWICZENIA: Rejestr SISO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Digital Works, zaprojektuj rejestr synchroniczny SISO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT – dane wejściowe;

 Preset – ustawianie jedynek w przerzutnikach;

 Clear – kasowanie przerzutników (wypełnianie zerami);

 CLK – sygnał zegarowy;

Oznaczenia sygnałów wyjściowych:

 OUTPUT – dane wyjściowe;

SPRAWOZDANIE:

Rysunek 12.44 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Rysunek 12.45 Wynikowy schemat układu w programie Digital Works PLIKI Z ROZWIĄZANIAMI:

 us-cw5.dwm

12.2.6 Rejestr PIPO 4-bitowy synchroniczny (Ćw. 6) TYTUŁ ĆWICZENIA: Rejestr PIPO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Digital Works, zaprojektuj rejestr synchroniczny PIPO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT0 … INPUT3 – dane wejściowe

 Preset – ustawianie jedynek w przerzutnikach

 Clear – kasowanie przerzutników (wypełnianie zerami)

 CLK – sygnał zegarowy

Oznaczenia sygnałów wyjściowych:

 OUTPUT0 … OUTPUT3 – dane wyjściowe

SPRAWOZDANIE:

Tabela 12.28 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.46 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.47 Wynikowy schemat układu w programie Digital Works PLIKI Z ROZWIĄZANIAMI:

 us-cw6.dwm

12.2.7 Rejestr SIPO 4-bitowy synchroniczny (Ćw. 7) TYTUŁ ĆWICZENIA: Rejestr SIPO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Digital Works , zaprojektuj rejestr synchroniczny SIPO 4-bitowy, składający się 4 przerzutników D.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT – dane wejściowe

 Preset – ustawianie jedynek w przerzutnikach

 Clear – kasowanie przerzutników (wypełnianie zerami)

 CLK – sygnał zegarowy

Oznaczenia sygnałów wyjściowych:

 OUTPUT0 … OUTPUT3 – dane wyjściowe

SPRAWOZDANIE:

Tabela 12.29 Nagłówek sprawozdania

Rysunek 12.48 Schemat układu w programie Digital Works

WYNIKI OCZEKIWANE:

Rysunek 12.49 Wynikowy schemat układu w programie Digital Works PLIKI Z ROZWIĄZANIAMI:

 us-cw7.dwm

12.2.8 Rejestr PISO 4-bitowy synchroniczny (Ćw. 8)

TYTUŁ ĆWICZENIA: Rejestr PISO 4-bitowy synchroniczny POLECENIA: Za pomocą programu Digital Works , zaprojektuj rejestr synchroniczny PISO 4-bitowy, składający się 4 przerzutników D oraz bramek OR. ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 INPUT0 … INPUT3 – dane wejściowe;

 Preset – ustawianie jedynek w przerzutnikach;

 Clear – kasowanie przerzutników (wypełnianie zerami);

 CLK – sygnał zegarowy;

Oznaczenia sygnałów wyjściowych:

 OUTPUT – dane wyjściowe

Tabela 12.30 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.50 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Rysunek 12.51 Wynikowy schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 us-cw8.dwm

12.2.9 Pamięć rejestrowa 4x4bity (Ćw. 9)

TYTUŁ ĆWICZENIA: Pamięć rejestrowa 4x4bity

POLECENIA: Zaprojektuj pamięć rejestrową, składającą się 16 przerzutników D oraz dekodera adresu. Pamięć tworzą 4 rejestry po 4 przerzutniki a dekoder adresu tworzą bramki: NOT i AND oraz 4 demultipleksery 4-do-1 zbudowane z bramek AND i OR. Wykorzystaj układy z poprzednich ćwiczeń, czyli:

 prosty dekoder 2-do-4 oparty na bramkach,

 proste demultipleksery 4-do-1 oparte na bramkach.

ZAŁOŻENIA: Oznaczenia sygnałów wejściowych:

 A1,…,A0 – bity adresowe;

 D3,…,D0 – bity danych;

 W/R – zapis (0), odczyt (1);

 RESET – kasowanie pamięci (wypełnianie zerami);

 PRESET – ustawianie jedynek w całej pamięci;

Oznaczenia sygnałów wyjściowych:

 Q3,…,Q0 – dane czytane;

SPRAWOZDANIE:

Tabela 12.31 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.52 Schemat układu w programie Digital Works WYNIKI OCZEKIWANE:

Rysunek 12.53 Wynikowy schemat układu w programie Digital Works

PLIKI Z ROZWIĄZANIAMI:

 us-cw9.dwm

12.3 Ć WICZENIA DLA LITTLE MAN COMPUTER

12.3.1 Odejmowanie liczb całkowitych (Ćw. 1)

TYTUŁ ĆWICZENIA: Odejmowanie liczb całkowitych

POLECENIA: W LMC napisz program (kod) wykonujący w odejmowanie: wynik := 200 – a – b – c – d oraz przetestuj go dla następujących liczb: 10,20,30,40, czyli wykonaj testowanie następujących operacji:

 pobierz liczbę z wejścia;

 pobierz liczbę z wejścia;

 pobierz liczbę z wejścia;

 pobierz liczbę z wejścia;

 wynik := 200;

 wynik := wynik – a;

 wynik := wynik – b;

 wynik := wynik – c;

 wynik := wynik – d;

 wyświetl wynik na wyjściu;

ZAŁOŻENIA: Dane czyli liczby a, b, c ,d, należy pobierać z wejścia do komórek pamięci oznaczonych jako: a, b, c, d:

Oznaczenie komórki z wynikiem:

 WYNIK;

SPRAWOZDANIE:

Tabela 12.32 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.54 Kod programu

Tabela 12.33 Wyniki badania działania programu

WYNIKI OCZEKIWANE:

Rysunek 12.55 Kod programu

Tabela 12.34 Wyniki badania działania programu

PLIKI Z ROZWIĄZANIAMI:

 lmc-cw1.txt

12.3.2 Mnożenie liczb całkowitych (Ćw. 2)

TYTUŁ ĆWICZENIA: Mnożenie liczb całkowitych

POLECENIA: W LMC napisz program (kod) wykonujący mnożenie dwóch liczb całkowitych.

wynik := a * b oraz przetestuj go dla następujących liczb: 2, 4, czyli wykonaj testowanie następującego algorytmu:

 Komórka JEDEN ma wartość 1;

 Komórka WYNIK ma wartość 0;

 pobierz liczbę z wejścia do akumulatora;

 zapisz akumulator do a;

 pobierz liczbę z wejścia do akumulatora;

 zapisz akumulator do b;

 zapisz WYNIK do akumulatora;

 akumulator := akumulator + a;

 zapisz akumulator do WYNIK;

 zapisz b do akumulatora;

 akumulator := akumulator – 1;

 zapisz akumulator do b;

 jeżeli wartość akumulatora jest >=0 (jest wartością dodatnią lub zerową), to skocz do adresu oznaczonego LOOP;

 zapisz WYNIK do akumulatora;

 akumulator := akumulator – a (korekta);

 zapisz b do akumulatora;

 wyświetl zawartość akumulatora na wyjściu;

 zakończ program;

ZAŁOŻENIA: Dane czyli liczby a, b, należy pobierać z wejścia do komórek pamięci oznaczonych jako: a, b,

 Nazwa komórki pomocniczej: JEDEN;

 Nazwa komórki z wynikiem: WYNIK;

SPRAWOZDANIE:

Tabela 12.35 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.56 Kod programu

Tabela 12.36 Wyniki badania działania programu

WYNIKI OCZEKIWANE:

Rysunek 12.57 Kod programu

ZBIÓR ĆWICZEŃ

Tabela 12.37 Wyniki badania działania programu

PLIKI Z ROZWIĄZANIAMI:

 lmc-cw2.txt

12.3.3 Wyświetlanie liczb w porządku malejącym (Ćw. 3) TYTUŁ ĆWICZENIA: Wyświetlanie liczb w porządku malejącym POLECENIA: W LMC napisz program (kod) wykonujący całkowitych w porządku malejącym.

Przetestuj program dla liczb od 15 do 1, czyli wykonaj testowanie następującego algorytmu:

 Komórka JEDEN ma wartość ;

 Komórka MAX ma wartość 15;

 zapisz MAX do akumulatora (adres START);

 wyświetl zawartość akumulatora na wyjściu;

 akumulator := akumulator – 1,;

 zapisz akumulator do MAX;

 jeżeli wartość akumulatora = 0 (jest wartością zerową), to skocz do adresu oznaczonego STOP, czyli zakończ program (rozkaz HLT);

 jeżeli wartość akumulatora >= 0 (jest wartością większą od zera), to skocz do adresu oznaczonego START, czyli wykonaj następny krok pętli (do adresu START);

 zakończ program;

ZAŁOŻENIA:

 Nazwa komórki pomocniczej: JEDEN

 Nazwa komórki z wynikiem: WYNIK

SPRAWOZDANIE:

Tabela 12.38 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.58 Kod programu

Tabela 12.39 Wyniki badania działania programu

WYNIKI OCZEKIWANE:

Rysunek 12.59 Kod programu

Tabela 12.40 Wyniki badania działania programu

PLIKI Z ROZWIĄZANIAMI:

 lmc-cw3.txt

12.3.4 Wyświetlanie liczb w porządku rosnącym (Ćw. 4) TYTUŁ ĆWICZENIA: Wyświetlanie liczb w porządku rosnącym POLECENIA: W LMC napisz program (kod) wykonujący całkowitych w porządku rosnącym.

Przetestuj program dla liczb od 1 do 15, czyli wykonaj testowanie następującego algorytmu:

 Komórka JEDEN ma wartość 1,

 Komórka MAX ma wartość 15,

 Komórka X ma wartość 0,

 zapisz X do akumulatora (adres START),

 akumulator := akumulator + 1,

 wyświetl zawartość akumulatora na wyjściu,

 zapisz akumulator do X,

 akumulator := akumulator – MAX,

 jeżeli wartość akumulatora = 0 (jest wartością zerową), to skocz do adresu oznaczonego STOP, czyli zakończ program (rozkaz HLT),

 jeżeli wartość akumulatora >= 0 (jest wartością większą od zera), to skocz do adresu oznaczonego START, czyli wykonaj następny krok pętli (do adresu START),

 zakończ program.

ZAŁOŻENIA:

 Nazwa komórki pomocniczej: JEDEN

 Nazwa komórki z wynikiem: WYNIK

SPRAWOZDANIE:

Tabela 12.41 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.60 Kod programu

Tabela 12.42 Wyniki badania działania programu

WYNIKI OCZEKIWANE:

Rysunek 12.61 Kod programu

Tabela 12.43 Wyniki badania działania programu

PLIKI Z ROZWIĄZANIAMI:

 lmc-cw4.txt

12.4 UK Ł ADY CYFROWE W LTSPICE (dla zaawansowanych)

12.4.1 Prosty układ kombinacyjny w LTSPICE (Ćw. 1) TYTUŁ ĆWICZENIA: Prosty układ kombinacyjny w LTSPICE POLECENIA: Za pomocą LTSPICE utwórz układ kombinacyjny realizujący funkcję Y= not (a or b) and (c xor d)

Układ realizujący funkcję ma być tożsamy z układem w Digital Works

Rysunek 12.62 Odpowiednik schematu w symulatorze Digital Works WZÓR SPRAWOZDANIA

Tabela 12.44 Nagłówek sprawozdania

ZBIÓR ĆWICZEŃ

Rysunek 12.63 Schemat układu w programie LTspice

WYNIKI OCZEKIWANE

Rysunek 12.64 Oczekiwany schemat układu w programie LTspice

PLIKI Z ROZWIĄZANIAMI:

 ltspice-cw1.asc,

 ltspice-cw1-digital-works.dwm

12.4.2 Bardziej złożony układ kombinacyjny w LTSPICE (Ćw. 2) TYTUŁ ĆWICZENIA: Bardziej złożony układ kombinacyjny w LTSPICE POLECENIA: Za pomocą LTSPICE utwórz układ kombinacyjny realizujący funkcję opisaną poniżej:

 C3 = (A1 and A0) AND EN ;

 C2 = (A1 and NOT A0) ;

 C1 = (NOT A1 and A0) AND EN ;

 C0 = (NOT A1 and NOT A0) AND EN ;

Układ realizujący funkcję ma być tożsamy z układem w Digital Works .

Rysunek 12.65 Odpowiednik schematu w symulatorze Digital Works

WZÓR SPRAWOZDANIA:

Tabela 12.45 Nagłówek sprawozdania

Rysunek 12.66 Schemat układu w programie LTspice

WYNIKI OCZEKIWANE:

Rysunek 12.67 Oczekiwany schemat układu w programie LTspice

PLIKI Z ROZWIĄZANIAMI:

 ltspice-cw2.asc,

 ltspice-cw2-digital-works.dwm

13 ZBIÓR ZADAŃ KONTROLNYCH W tym rozdziale znajdziesz zadania kontrolne z zakresu cyfrowych układów kombinacyjnych (stykowe i elektroniczne), sekwencyjnych (elektroniczne), oraz także kilka dotyczących prostych programów asemblera ().

Zadania znajdujące się tutaj składają się z następujących części:

 TYTUŁ ZADANIA

 POLECENIA

 ZAŁOŻENIA

 SPRAWOZDANIE

 WYNIKI OCZEKIWANE

 PLIKI Z ROZWIĄZANIAMI

13.1 Prosty alarm antyw ł amaniowy (Zadanie 1) TYTUŁ ZADANIA: Prosty alarm antywłamaniowy

POLECENIA:

 Wykonaj badanie i analizę zachowania schematu prostego alarmu antywłamaniowego. Zapoznaj się ze schematem i opisem układu antywłamaniowego. Zamknij okno, zamknij drzwi, następnie za pomocą przełącznika ARM włącz alarm.

 Sprawdź poprawność działania układu w przypadku otworzenia drzwi lub okna. Za pomocą przełącznika ARM wyłącz alarm i sprawdź działanie układu. Uzupełnij tablicę prawdy dla układu antywłamaniowego.

 Wyniki analizy i badania umieść w sprawozdaniu.

ZAŁOŻENIA:

Rysunek 13.1 Schemat układu w programie Circuit Wizard Opis elementów:

 B1 – bateria zasilająca 6V;

 B2 – bateria zasilająca 3V;

 X1 – czujnik (kontaktron) zamontowany w oknie. Kontaktron jest w stanie rozwarcia (stan logiczny 0), gdy okno jest otwarte. Kontaktron w stanie zwarcia (stan logiczny 1), gdy okno jest zamknięte.

 X2 – czujnik (kontaktron) zamontowany w drzwiach. Kontaktron jest w stanie rozwarcia (stan logiczny 0), gdy okno jest otwarte. Kontaktron w stanie zwarcia (stan logiczny 1), gdy okno jest zamknięte.

 P1 – przekaźnik (prąd płynie przez przekaźnik, tylko gdy jednocześnie oba kontaktrony mają zwarte styki)

 A1 – przełącznik uzbrojenia (wyłączenie/włączenie czuwania układu), w stanie dolnym, czuwanie wyłączone (stan logiczny 0), a po przełączeniu w stan górny , czuwanie włączone (stanie logiczny 1).

 D1 (kolor bursztynowy) – gdy dioda świeci się to oznacza, że układ jest w stanie czuwania. Stan logiczny 1.

 D2 (kolor czerwony) – gdy dioda świeci się to oznacza, że wystąpiło włamanie. Stan logiczny 1.

 D3 (kolor zielony) – gdy dioda świeci się to oznacza, że można wejść do pomieszczenia, ponieważ układ alarmowy został wyłączony. Stan logiczny 1.

SPRAWOZDANIE:

Tabela 13.1 Nagłówek sprawozdania

Uzupełnij tablicę prawdy dla układu antywłamaniowego.

Tabela 13.2 Tablica prawdy dla układu antywłamaniowego WYNIKI OCZEKIWANE:

010

101

010

101

010

101

010

000

Tabela 13.3 Tablica prawdy dla układu antywłamaniowego PLIKI Z ROZWIĄZANIAMI:

 zadanie1-alarm-antywlamaniowy.cwz

13.2 Sterowanie ś wiat ł em w klatkach schodowych (Zadanie 2)

TYTUŁ ZADANIA: Sterowanie światłem w klatkach schodowych. POLECENIA: Wykonaj badanie i analizę zachowania schematu sterowania światłem w klatkach schodowych (w tzw. układzie oświetleniowym schodowym). Zapoznaj się ze schematem i opisem układu schodowego.

 Przenalizuj stany przełączników i lamp, gdy będziesz wchodził do klatki schodowej, i włączał i wyłączał kolejno przełączniki SW1, SW2, SW3 na każdym piętrze.

 Uzupełnij tablicę prawdy dla układu schodowego.

 Wyniki analizy i badania umieść w sprawozdaniu.

ZAŁOŻENIA: Klatka schodowa ma 3 piętra i na pierwszym oraz ostatnim piętrze są przełączniki dwupozycyjne dwubiegunowe ( SW1, SW3 ) a na środkowym przełącznik dwupozycyjny krzyżowy ( SW2 ). Z dowolnego piętra można włączyć lub wyłączyć światło (lampy L1, L2, L3 ).

Rysunek 13.2 Schemat układu schodowego oświetleniowego.

Opis elementów:

 ZAS1 – zasilanie 230V/50Hz;

 L1 – LAMPA 1 (240V/20mA) na 1 piętrze (0 – nie świeci, 1 – świeci);

 L2 – LAMPA 2 (240V/20mA) na 2 piętrze (0 – nie świeci, 1 – świeci);

 L3 – LAMPA 3 (240V/20mA) na 3 piętrze (0 – nie świeci, 1 – świeci);

 SW1 – przełącznik dwupozycyjny dwubiegunowy na 1 piętrze;

 SW2 – przełącznik dwupozycyjny krzyżowy na 2 piętrze;

 SW2 – przełącznik dwupozycyjny dwubiegunowy na 3 piętrze;

Dodatkowe objaśnienia:

 Stan przełącznika dwupozycyjnego dwubiegunowego równy 0 to:

 Stan przełącznika dwupozycyjnego dwubiegunowego równy 1 to:

 Stan przełącznika dwupozycyjnego krzyżowego równy 0 to:

 Stan przełącznika dwupozycyjnego krzyżowego równy 1 to:

 Stan lampy (nie świeci) równy 0:

 Stan lampy (świeci) równy 1:

SPRAWOZDANIE:

Tabela 13.4 Nagłówek sprawozdania

Uzupełnij tablicę prawdy dla układu schodowego oświetleniowego.

Tabela 13.5 Tablica prawdy dla układu schodowego oświetleniowego WYNIKI OCZEKIWANE:

Tabela 13.6 Tablica prawdy dla układu schodowego oświetleniowego PLIKI Z ROZWIĄZANIAMI:

 zadanie2-sterowanie-swiatlem-w-klatkach-schodowych.cwz

13.3 Projektowanie pe ł nego sumatora 1 bitowego (Zadanie 3)

TYTUŁ ZADANIA: Projektowanie pełnego sumatora 1-bitowego POLECENIA: Zaprojektuj przy pomocy symulatora Digital Works, 1-bitowy pełny sumator.

ZAŁOŻENIA: Sumator powinien działać według następującej tablicy prawdy. Tabela 13.7 Tablica prawdy sumatora 1-bitowego

SPRAWOZDANIE:

Tabela 13.8 Nagłówek sprawozdania

Poniżej umieść schemat pełnego sumatora 1-bitowego.

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.3 Schemat sumatora pełnego 1-bitowego

WYNIKI OCZEKIWANE:

Rysunek 13.4 Schemat układu pełnego sumatora 1-bitowego (wersja 1) ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.5 Schemat układu pełnego sumatora 1-bitowego (wersja 2) PLIKI Z ROZWIĄZANIAMI:

 zadanie3-sumatorpelny-1-bit(wer1).dwm

 zadanie3-sumatorpelny-1-bit(wer1).dwm

13.4 Projektowanie sumatora 4 bitowego (Zadanie 4) TYTUŁ ZADANIA: Projektowanie sumatora 4-bitowego

POLECENIA:

Zaprojektuj przy pomocy symulatora Digital Works, 4-bitowy sumator, wykorzystując gotowy sumator 1-bitowy. Następnie przebadaj jego działanie dla następujących kombinacji wejściowych – patrz założenia.

ZAŁOŻENIA:

Tabela 13.9 Wartości wejściowe do badania sumatora

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.6 Schemat sumatora 4-bitowego

SPRAWOZDANIE:

Tabela 13.10 Nagłówek sprawozdania

Tabela 13.11 Wyniki badania sumatora 4-bitowego

WYNIKI OCZEKIWANE:

Tabela 13.12 Wyniki badania sumatora 4-bitowego

PLIKI Z ROZWIĄZANIAMI:

 zadanie4-sumator-4-bitowy.dwm

13.5 Projektowanie bramki AND 8-bitowej (Zadanie 5) TYTUŁ ZADANIA: Projektowanie bramki AND 8-bitowej

POLECENIA:

Zaprojektuj przy pomocy symulatora Digital Works, 8-bitowy układ cyfrowy, wykonujący operację logiczną AND na ośmiu bitach, w momencie gdy sygnał EN jest równy 1.

ZAŁOŻENIA:

Należy użyć 8 bramek AND dwuwejściowych oraz 8 bramek trójstanowych. SPRAWOZDANIE:

Tabela 13.13 Nagłówek sprawozdania

Poniżej umieść schemat układu.

Rysunek 13.7 Schemat 8-bitowego układu AND

WYNIKI OCZEKIWANE:

Rysunek 13.8 Oczekiwany schemat 8-bitowego układu AND

PLIKI Z ROZWIĄZANIAMI:

 zadanie5-bramka-and-8-bitowa.dwm

13.6 Projektowanie uk ł adu ALU 8-bitowego (Zadanie 6) TYTUŁ ZADANIA: Projektowanie układu ALU 8-bitowego

POLECENIA:

Uwaga: Zadanie jest przeznaczone dla zaawansowanych.

Zaprojektuj przy pomocy symulatora Digital Works , następujące układy cyfrowe:

 8-bitowy układ sumujący liczby całkowite SUM;

 8-bitowy układ wykonujący operację logiczną AND;

 8-bitowy układ wykonujący operację logiczną NOR;

 dekoder operacji oparty o pamięć ROM;

Wykorzystaj ww. układy aby na ich podstawie zaprojektować 8-bitową jednostkę arytmetyczno-logiczną ALU, oraz utworzyć schemat do jej testowania.

Rysunek 13.9 Schemat półsumatora 1-bitowego

Rysunek 13.10 Schemat sumatora pełnego 1-bitowego

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.11 Schemat układu sumatora 8-bitowego

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.12 Schemat układu 8-bitowej funkcji AND

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.13 Schemat układu 8-bitowej funkcji NOR

Tabela 13.14 Zawartość pamięci ROM 16x4 w dekoderze

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.14 Gotowy układ 8-bitowy ALU

Rysunek 13.15 Schemat szczegółowy układu 8-bitowego ALU Objaśnienia sygnałów oraz tabela kodów sterujących znajdują się poniżej:

 Input number A – liczba 8-bitowa (argument A);

 Input number B – liczba 8-bitowa (argument B);

 Result – wynik 8-bitowy (rezultat operacji) + oraz flaga przeniesienia CY ;

 Control Inputs – 3-bitowy kod sterujący;

ZBIÓR ZADAŃ KONTROLNYCH

Tabela 13.15 Tabela kodów sterujących

Rysunek 13.16 Schemat układu do testowania ALU

ZAŁOŻENIA:

 Zaprojektuj albo znajdź i zastosuj gotowy układ półsumatora 1-bitowego.

 Zaprojektuj albo znajdź i zastosuj gotowy układ pełnego sumatora 1-bitowego.

 Używając schematu pełnego sumatora 1-bitowego, zaprojektuj układ sumatora 8-bitowego.

 Zaprojektuj układ 8-bitowej funkcji AND.

 Zaprojektuj układ 8-bitowej funkcji NOR.

 Zaprojektuj dekoder operacji w oparciu do pamięć ROM 16x4.

 W oparciu w ww. układy zaprojektuj 8-bitowy układ ALU, zdolny do wykonywania operacji sumowania, AND, oraz NOR.

 Przebadaj zachowanie układu ALU a wyniki badania zapisz w sprawozdaniu.

ZBIÓR ZADAŃ KONTROLNYCH

Tabela 13.16 Wyniki badania układu ALU

SPRAWOZDANIE:

Tabela 13.17 Nagłówek sprawozdania

Poniżej umieść wyniki badania układu ALU.

WYNIKI OCZEKIWANE :

Tabela 13.18 Wyniki badania układu ALU

PLIKI Z ROZWIĄZANIAMI:

 zadanie6-half-adder.dwm,

 zadanie6-sum-1-bit.dwm,

 zadanie6-sumator-1bit.dwm,

 zadanie6-sumator-8-bitowy.dwm,

 zadanie6-and-8-bitowy.dwm,

 zadanie6-nor-8-bitowy.dwm,

 zadanie6-alu-8-bitowy-schemat-szczegolowy.dwm,

 zadanie6-alu-8-bitowy.dwm,

 zadanie6-alu-8-bitowy.dwt,

 zadanie6-gotowy-alu.dwm,

 zadanie6-gotowy-alu.dwt

13.7 Badanie rejestru SISO 8-bitowego (Zadanie 7) TYTUŁ ZADANIA: Badanie rejestru SISO 8-bitowego

POLECENIA: Wykonaj badanie i analizę zachowania czasowego schematu rejestru szeregowo-szeregowego (SISO) składającego z 8 przerzutników D. ZAŁOŻENIA: Parametry i sygnały w Digital Works

 sequence - sygnał logiczny wejściowy (zero-jedynkowy) 011110110111101

 CLK - sygnał logiczny (zero-jedynkowy) zegarowy 10 Hz

 OUTPUT – sygnał wynikowy logiczny (zero-jedynkowy)

Zapoznaj się ze schematem i opisem układu SISO.

Rysunek 13.17 Schemat rejestru SISO

Wykonaj przebiegi czasowe sygnałów INPUT oraz OUTPUT . SPRAWOZDANIE:

Tabela 13.19 Nagłówek sprawozdania

Poniżej umieść wyniki badania przebiegów sygnałów sequence i OUTPUT. ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.18 Przebieg sygnału sequence oraz OUTPUT

WYNIKI OCZEKIWANE:

Rysunek 13.19 Przebieg sygnału sequence oraz OUTPUT

PLIKI Z ROZWIĄZANIAMI:

 zadanie7-rejestr-siso-8-bitowy.dwm

13.8 Badanie rejestru PIPO 8-bitowego (Zadanie 8) TYTUŁ ZADANIA: Badanie rejestru PIPO 8 bitowego

POLECENIA: Wykonaj badanie i analizę zachowania czasowego schematu rejestru równoległo-równoległo (PIPO) składającego z 8 przerzutników D. ZAŁOŻENIA: Parametry i sygnały w Digital Works

 ENABLE INPUT – włączenie zapisu wejść do rejestru

 sequence0 … sequence7 - sygnały logiczne wejściowe (zero-jedynkowe) 011110110111101

 CLK - sygnał logiczny (zero-jedynkowy) zegarowy 10 Hz

 OUTPUT0 … OUTPUT7 – sygnały wynikowe logiczne (zero-jedynkowe)

 ENABLE OUTPUT – włączenie czytania wyjść rejestru

Rysunek 13.20 Schemat rejestru PIPO

Zapoznaj się ze schematem i opisem układu PIPO. Wykonaj przebiegi czasowe sygnałów INPUT oraz OUTPUT .

SPRAWOZDANIE:

Tabela 13.20 Nagłówek sprawozdania

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.21 Przebieg sygnału sequence0 sequence7 oraz OUTPUT0 … OUTPUT7

WYNIKI OCZEKIWANE:

Rysunek 13.22 Przebieg sygnału sequence0 … sequence7 oraz OUTPUT0 … OUTPUT7

PLIKI Z ROZWIĄZANIAMI:

 zadanie8-rejestr-pipo-8-bitowy.dwm

13.9 CI Ą G FIBBONACIEGO (Zadanie 9)

TYTUŁ ZADANIA: Obliczanie kolejnych wyrazów ciągu Fibbonaciego POLECENIA:

 Napisz program w symulatorze LMC, który realizuje algorytm Fibonacciego. Uruchom symulator LMC.

 W oknie „Assembly Language Code” umieść kod programu.

 Wykonaj asemblację kodu do pamięci RAM.

 Uruchom program i sprawdź poprawność wyników dla N z zakresu od 1 do 15.

 Kod programu umieść w sprawozdaniu. Prawidłowe wartości ciągu Fibonacciego także umieść w sprawozdaniu.

ZAŁOŻENIA:

Wejście (INPUT) N – liczba naturalna od 1 do 15. Wyjście (OUTPUT) Fn – kolejne wyrazy ciągu Fibonacciego. Uwaga: ponieważ LMC nie pozwala na tworzenie ani funkcji i ani rekurencji, to Twój program powinien obsługiwać wersję iteracyjną algorytmu.

Algorytm w postaci słownej:

Pierwszy wyraz jest równy 0, drugi jest równy 1, każdy następny jest sumą dwóch poprzednich, czyli wartość ciągu Fibonaciego dla N określana jest następującym wzorem F n = 1, dla N=1

F n = 1, dla N=2

F n = F n−2 +F n−1 , dla N>2

Zastosuj prostą kontrolę danych wejściowych: Jeżeli na wejściu podana zostanie liczba N < 1 lub N >= 17, to program ma wyświetlić na wyjściu wartość 999, która będzie oznaczała błąd danych wejściowych.

Algorytm (wersja iteracyjna) w postaci schematu blokowego: ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.21 Schemat blokowy algorytmu Fibonacciego

SPRAWOZDANIE:

Tabela 13.22 Nagłówek sprawozdania

Tabela 13.23 Wyniki działania programu

Poniżej umieść kod źródłowy programu.

ZBIÓR ZADAŃ KONTROLNYCH

Rysunek 13.24 Kod źródłowy programu

WYNIKI OCZEKIWANE:

Rysunek 13.25 Kod źródłowy programu

ZBIÓR ZADAŃ KONTROLNYCH

Tabela 13.26 Wyniki działania programu

PLIKI Z ROZWIĄZANIAMI:

 zadanie9-fibonacci.txt

CIEKAWOSTKA DLA ZAANSOWANYCH:

Leonardo Fibonacci, włoski matematyk, który w swoim dziele p.t. „ Liber abaci ” zastosował pewien ciąg do rozwiązania zadania o rozmnażaniu się królików. Jeśli jesteś zainteresowany jego ciągiem w postaci rekurencyjnej, to możesz skorzystać z opisu w Wikipedii:( https://pl.wikipedia.org/wiki/Ci%C4%85g_Fibonacciego#Obliczanie_liczb _Fibonacciego ).

13.10 ASEMBLER 8-BITOWY ON-LINE (Zadanie 10) TYTUŁ ZADANIA: Wyświetlanie napisu w asemblerze 8-bitowym POLECENIA:

 Napisz program w symulatorze Simple 8-bit Assembler Simulator , którego zadaniem będzie wyświetlenie napisu „ Wydawnictwo ITSTART S.C. ”

 Uruchom symulator Simple 8-bit Assembler Simulator

( https://schweigi.github.io/assembler-simulator/ )

 W oknie „ Code ” umieść odpowiedni kod programu

 Wykonaj asemblację kodu do pamięci RAM

 Uruchom program

ZAŁOŻENIA:

Zadanie jest przeznaczone dla zaawansowanych. Symulator o nazwie Simple 8-bit Assembler Simulator jest dostępny w Internecie.

SPRAWOZDANIE:

Tabela 13.27 Nagłówek sprawozdania

Poniżej umieść kod źródłowy programu.

Rysunek 13.28 Kod źródłowy programu

WYNIKI OCZEKIWANE:

Rysunek 13.29 Wynik działania programu

Rysunek 13.30 Kod źródłowy programu

PLIKI Z ROZWIĄZANIAMI:

 zadanie10.asm-wyswietlanie-napisu.txt

SERWERZE FTP

Na serwerze Wydawnictwa przygotowaliśmy wiele gotowych plików. Są to głównie pliki, które możesz wykorzystać jako uczeń, student, nauczyciel, w celu:

 sprawdzania Twoich rozwiązań w trakcie nauki,

 przeróżnych modyfikacji, tak aby przystosować je do Twoich celów.

14.1 Katalog CWICZENIA

Katalog CWICZENIA , zawiera przykładowe ćwiczenia, wzory sprawozdań, oraz proponowane rozwiązania zrealizowane głównie w programach: Atanua, Circuit Wizard, Digital Works, LMC. Można je pobrać i dowolnie modyfikować. Nazwy plików są

Lista plików dostępnych na serwerze FTP

Tabela 14.1 Zawartość katalogu CWICZENIA

14.2 Katalog LMC

Dla uczniów (studentów) i nauczycieli przygotowano katalog LMC , który zawiera TYLKO jeden plik lmc.zip . W tym pliku ( archiwum ZIP) znajduje się spakowana aplikacja LMC 3.3, którą należy pobrać, rozpakować, i skopiować (NIE jest wymagane instalowanie! – i to jest zaletą tego programu /aplikacji/ a także to, że aplikacja uruchamia się w każdej wersji Windows). Główny plik uruchamialny to: lmc.exe .

Tabela 14.2 Zawartość archiwum LMC.ZIP

14.3 Katalog PREZENTACJE

Katalog PREZENTACJE zawiera przykładowe pliki wykonane w programie MS Power Point.

Nauczyciel może je pobrać i dowolnie modyfikować (stosownie do swoich potrzeb). Proponowane wykorzystanie: Wykłady (lekcje) dla nauczycieli. Nazwy plików są posortowane alfabetycznie.

Tabela 14.3 Zawartość katalogu PREZENTACJE

14.4 Katalog PRZYKLADY

Katalog PRZYKLADY zawiera przykładowe pliki wykonane w programach: Circuit Wizard, Atanua, Digital Works, LMC. Można je pobrać i dowolnie modyfikować. Proponowane wykorzystanie: Wykłady (lekcje) dla studentów (uczniów) i nauczycieli. Nazwy plików są posortowane alfabetycznie.

Lista plików dostępnych na serwerze FTP

Tabela 14.4 Zawartość katalogu PRZYKLADY

14.5 Katalog PRZYKLADY_LMC

Katalog PRZYKLADY_LMC zawiera przykładowe pliki wykonane w aplikacji (symulatorze) LMC. Można je pobrać i testować.

Proponowane wykorzystanie: Wykłady (lekcje) dla uczniów (studentów) i nauczycieli. Nazwy plików są posortowane alfabetycznie.

Tabela 14.5 Zawartość katalogu PRZYKLADY_LMC

14.6 Katalog UKLADY_PAMIECI

Katalog UKLADY_PAMIECI , zawiera przykładowe schematy układów pamięci. Można Tabela 14.6 Zawartość katalogu UKLADY_PAMIECI

14.7 Katalog UKLADY_SCALONE

Katalog UKLADY_SCALONE zawiera przykładowe zastosowanie wraz z podłączeniami pinów układów (w programach Atanua oraz Digital Works). Nazwy plików są posortowane alfabetycznie.

Lista plików dostępnych na serwerze FTP

Tabela 14.7 Zawartość katalogu UKLADY_SCALONE

14.8 Katalog ZADANIA

Dla uczniów (studentów) i nauczycieli przygotowano katalog ZADANIA , który zawiera przykładowe rozwiązania zadań zrealizowane w programach: Atanua, Circuit Wizard, Digital Works, LMC. Można je pobrać i dowolnie modyfikować. Tabela 14.8 Zawartość katalogu ZADANIA

Linux dla każdego Technika IT to książka w

głównej myśli kierowana do każdego ucznia

oraz studenta uczącego się na kierunku

informatycznym lub pokrewnym. Krótko

mówiąc dla wszystkich, którzy na co dzień nie

pracują z systemem Linux, a chcą się nauczyć

jego obsługi zarówno za pośrednictwem

interfejsu graficznego jak i tekstowego.

Tematyka książki jest bardzo szeroka.

Przygotowuje użytkownika do instalacji

systemu i konfiguracji: sprzętu, sieci,

środowiska pracy, użytkowników. Pokazuje

jak pracować z plikami, stosować

u p r a w n ie n ia , a t a k ż e t w o r z y ć s k r y p ty systemowe. W treści poruszone też zostały

kwestie związane z bezpieczeństwem sytemu

oraz danych.

Na końcu książki znajduje się próbny egzamin zawodowy, w którym każde pytanie poddane zostaje szczegółowej analizie w wyniku której, prezentowana jest poprawna odpowiedź, co stanowi wartość dodaną zarówno dla ucznia jak i nauczyciela. Znajdziemy tutaj również wykaz najważniejszych poleceń systemowych – niezbędnych do codziennej pracy.

PACKET TRACER DLA MŁODYCH ADMINÓW – Wiadomości zaawansowane, to zbiór scenariuszy oraz symulacji

sieciowych dla użytkowników posiadających

już co najmniej podstawową wiedzę z sieci

komputerowych i doświadczenie w pracy

związanej z administracją podstawowymi

urządzeniami tworzącymi architekturę sieci.

Symulacje zostały przygotowane w taki

sposób, aby rozwijać wiedzę przedstawioną

już w poprzednich książkach Naszego

Wydawnictwa przez Jerzego Kluczewskiego.

Tematyka książki jest bardzo rozbudowana

i różnorodna. Tryb Multiuser, wirtualizacja,

połączenia Bluetooth, sieci komórkowe,

kontrolery sieci WLAN, routery

przemysłowe, protokół IPV6, to tylko kilka

wybranych zagadnień do których Autor

przygotował scenariusze oraz gotowe pliki

symulacyjne, które można pobrać z witryny wydawnictwa. Seria książek Senior pracuje(…) to

kompendium wiedzy opisujące zagadnienia

zacząć pracę z Windowsem 10, z Internetem,

z Edytorem tekstów czy też jak zapanować

arkuszami kalkulacyjnymi. Z myślą o

starszych zastosowano większą czcionkę w

pozycji

Część pierwsza skupia się wokół obsługi systemu

Windows 10 zainstalowanym na komputerze

stacjonarnym lub przenośnym. Książka

przygotowana w taki sposób aby

użytkownik z różnym stopniem

zaawansowania odnalazł coś dla siebie.

Przedstawione zostały podstawowe

pojęcia, nazwy związane ze sprzętem,

systemem Windows i oprogramowaniem

użytkowym.

Część druga opisuje zagadnienia

wykorzystania sieci komputerowej

i Internetu. Książka została

przygotowana dla czytelnika z różnym

stopniem zaawansowania.

Przedstawione zostały podstawowe

pojęcia i nazwy związane z

przeglądaniem Internetu i wyszukiwaniu

w nim informacji, komunikacji i korzystania

z poczty elektronicznej.

Część trzecia wyjaśnia tematy związane z ogólnie

pojętym tematem pisania tekstów. Książka

dostosowana do czytelnika z różnym stopniem

zaawansowania umiejętności związanych

z edycją tekstów. Przedstawione zostały

tutaj podstawowe pojęcia i nazwy

związane z pracą podczas tworzenia jak

i edycji tekstu za pomocą komputera.

Część czwarta zawiera wiele zagadnień

związanych z obliczeniami

z wykorzystaniem komputera. Książka

napisana z myślą o czytelnikach

z różnymi stopniami zaawansowania.

Przedstawione zostały tutaj podstawowe

pojęcia i nazwy związane z obliczeniami

i ich wizualizacją za pośrednictwem

wykresów.

Książka Od Zera do ECeDeeLa Base w pierwszej

kolejności została napisana z myślą o każdym

Europejczyku biorącym udział w kursach

kompetencji informatycznych. Jest podręcznikiem,

który stanowi podstawowe narzędzie do zdobycia

kluczowych informacji w najpopularniejszym z

modułów szkoleń, wspomagający uzyskanie

międzynarodowego certyfikatu ECDL Base.

Jednocześnie jest to książka którą może wziąć do

ręki każdy początkujący użytkownik komputera,

chcący samodzielnie poszerzyć swoją wiedzę.

Wszelkie zagadnienia zostały przedstawione w

prostej i przejrzystej formie, tak aby każdy mógł

samodzielnie się uczyć obsługi komputera wyposażonego w system Windows 10 oraz pakiet biurowy MS Office 2019. Treść podręcznika została podzielone na cztery funkcjonalne części. W pierwszej znajdziemy wszystko, co związane jest z podstawowymi czynnościami pracy w systemie Windows, czyli zarządzaniem folderami plikami, konfiguracją i dostosowaniem pulpitu oraz drukowaniem. W części drugiej opisane zostały zasady pracy w sieci oraz działania, z którymi każdy użytkownik komputera spotyka się podczas codziennej pracy w wykorzystaniem Internetu. Część trzecia porusza zagadnienia tworzenia dokumentów tekstowych, a ostatnia skupia się na arkuszach kalkulacyjnych i wizualizacji danych za pośrednictwem wykresów.

PRACOWNIA URZĄDZEŃ

TECHNIKI KOMPUTEROWEJ DLA

UCZNIÓW I STUDENTÓW – Część 1

to zbiór przykładów i zadań opracowany

pod kątem praktycznych zagadnień

laboratoryjnych. Znajdziemy tu symulacje

obwodów pomagających zrozumieć świat

elektroniki analogo w e j i c y f r o w e j. Przedstawiono sposoby badań układów

i parametrów podzespołów

komputerowych jak i całych urządzeń.

Napisanie idealnego zbioru ćwiczeń

laboratoryjnych jest bardzo trudne.

Dlatego autor nie zawarł wszystkich

możliwych zagadnień związanych

z zasadą działania komputera i jego

budowy, ale zostawił sobie furtkę do

kontynuowania tematyki, co ma zamiar przedstawić w kolejnych częściach książki. JAK WYPROMOWAĆ WŁASNĄ

GRĘ W INTERNECIE?

Dedykowana jest wszystkim osobom

chcącym w pełni poznać i wykorzystać

możliwości współczesnego marketingu

oraz narzędzi internetowych, dzięki

którym można pokazać, że nowy

produkt, może odnieś sukces

w sprzedaży. Nie musisz mieć

rozpoznawalnej marki, wielu fanów, ani

mnóstwa pieniędzy. Wystarczy odrobina

zapału, nastawienie na cel

i samozaparcie, aby osiągnąć to, co

sobie przedsięwziąłeś.

Autor pisząc książkę posługiwał się

językiem, który niejednokrotnie

przypominał zapiski w dzienniczku

„pokładowym”. Poświęcił wiele czasu

na przedstawienie swoich błędów

i porażek, przed którymi przestrzega

czytelnika, ale również zaakcentował cel

różnych kampanii reklamowych, odkrywając w ten sposób sens promocji własnej gry . NAUCZYCIELE ZAWODU

MÓWIĄ STOP

Książka, którą trzymasz w ręku, jest

bogatą relacją tego, co

nam - nauczycielom zawodowcom

od dawna „chodzi po głowie”

Powinna nie tylko dawać do

myślenia, ale również naświetlić

fakt, że zawodowcy to też

nauczyciele, którzy domagają się

swoich praw i przywilejów.

Nie zgadzamy się z ogólnie słuszną

polityką Państwa wobec szkolnictwa

zawodowego, nie popieramy decyzji

części samorządów, jeśli chodzi

o nowe modele wynagradzania

nauczycieli zawodu i na koniec,

jesteśmy zbulwersowani tekstami

tych małomiasteczkowych kolegów

i koleżanek, uczących przedmiotów

ogólnokształcących, którzy uważają,

że to właśnie my zawodowcy

powinniśmy dbać i napędzać rozwój

szkół technicznych, bo mamy dużo do pokazania.

Z B I Ó R Z A D A Ń Z S I E C I KOMPUTEROWYCH , to bogaty zasób

zadań oraz ćwiczeń laboratoryjnych.

Dzięki niemu można samodzielnie lub

pod kontrolą nauczyciela/wykładowcy,

wykonać i zasymulować wiele zagadnień

sieciowych na podstawie gotowych

scenariuszy, kart laboratoryjnych oraz

plików przygotowanych w programie

Packet Tracer (wszystkie niezb ę dne pliki

s ą dost ę pne do pobrania dla ka ż dego

posiadacza ksi ąż ki) . Większość zadań

sieciowych opisanych w podręczniku jest

zgodna z wymaganiami IT na kierunku

TECHNIK INFORMATYK w szkole

średniej oraz z zagadnieniami

poznawanymi przez studentów

informatyki o specjalizacji SIECI

KOMPUTEROWE.

ROZWIĄZANIA ZADAŃ Z SIECI KOMPUTEROWYCH jest uzupełnieniem książki pt. ZBIÓR ZADAŃ Z SIECI

KOMPUTEROWYCH . Stanowi ona

kompletny zestaw rozwiązań zagadnień

problemowych przedstawionych

w powiązanej pozycji. Wśród rozwiązań

możemy znaleźć, wypełnione karty pracy

ucznia/studenta wraz z przykładowymi

wnioskami. Książka przeznaczona jest dla

nauczycieli szkół średnich na kierunku:

TECHNIK INFORMATYK oraz

wykładowców uczelni kierunków IT

o specjalizacji SIECI KOMPUTEROWE.

Wszystkie proponowane rozwiązania

w postaci gotowych kart pracy oraz

rozwiązanych problemów symulacyjnych

w programie Packet Tracer stanowią

dodatek, dla każdego posiadacza książki,

które można pobrać wprost z serwera

naszego wydawnictwa.

„ Prawdziwa historia Internetu na

świecie ” to już czwarte wydanie

obszernego źródła wiedzy o Internecie

i jego ewolucji na całym świecie.

To jedyny i zarazem unikatowy zbiór

najważniejszych wydarzeń oraz postaci,

które miały wpływ na rozwój i ewolucję

sieci. Znajdziemy tu szczegółowo

opisane najważniejsze usługi, protokoły

i programy dzięki którym łatwo

i sprawnie wymieniamy pliki,

rozmawiamy, dzielimy się wiedzą

i przeżyciami, czyli po prostu surfujemy

po sieci.

Książka kierowana jest dla ludzi, którym

nie wystarcza samo surfowanie po

Internecie, lecz pociąga ich wiedza

i ciekawość. To także niesamowita gratka

dla nauczycieli-pasjonatów historii

współczesnej z zacięciem do IT, którzy

wiedzę zawartą w książce mogą

swobodnie wykorzystać podczas

ciekawej, innowacyjnej lekcji historii z uczniami np. omawiając światowe wojny przeglądarek internetowych lub batalie wyszukiwarek informacji.

„ Prawdziwa historia Internetu w Polsce ” to rozszerzenie popularnej książki naszego wydawnictwa o tej samej nazwie, lecz opisującej wydarzenia związane z rozwojem Internetu na całym świecie. Jest unikatową, obszerną na skalę kraju pozycją książkową, będącą źródłem wiedzy o najważniejszych wydarzeniach i postaciach, które wpłynęły na rozwój sieci w naszym kraju.

Książka opisuje rozwój rodzimego rynku

dostawców internetowych, omawia w jaki

sposób pobierało się pierwsze programy

komputerowe wprost z radia, jak i gdzie

włamywali się pierwsi polscy hakerzy, na

czym polegała wojna polsko-turecka, oraz

jakie znaczenie w sieci miał polski

hydraulik we Francji.

Czytając książkę rozdział po rozdziale,

dowiemy się jak zmieniły się z biegiem

czasu oczekiwania polskich internautów,

jak ewoluowały pierwsze serwisy

aukcyjne, kiedy i z jakiego powodu pękły

pierwsze bańki internetowe. To tylko

fragment, tego co czytelnik znajdzie w

całej treści. Pozycja ta skierowana jest do

ludzi, którym nie wystarcza samo

surfowanie po Internecie, lecz pociąga ich

wiedza i ciekawość. Jest to książka

popularnonaukowa, w której autor

postawił sobie bardzo trudne zadanie:

w jasny i przejrzysty sposób pokazać

pełną historię Internetu w naszym kraju. Książka „ Tworzenie gier dla

początkujących” dedykowana jest

wszystkim osobom chcącym wgłębić się

w świat programowania gier 3D oraz

zaznajomić się i wykorzystać możliwości

środowiska Unity. Celem książki jest

przekazanie początkującym twórcom

wiedzy z zakresu: obsługi podstawowych

funkcjonalności, pisania i implementacji

skryptów, tworzenia obiektów

fizycznych, animacji, teksturowania

i optymalizacji.

Książka adresowana jest również dla

każdego, już nieco bardziej

doświadczonego programisty, który

szuka nowych, rozbudowanych narzędzi,

pozwalających poszerzyć swoją

dotychczas zdobytą wiedzę o coś

zupełnie odmiennego i niezwykle

kreatywnego.

Stwórz swój własny trójwymiarowy

świat i zbuduj model rozgrywki tak, jak

sobie tylko wymarzysz. Bo jedyne co ogranicza Cię w tworzeniu gier, to Twoja wyobraźnia!

Książka „ Bezpieczeństwo w sieci – Jak skutecznie chronić się przed atakami” dedykowana jest każdemu kto codziennie korzysta z komputera i Internetu. Głównym celem autorów było przygotowanie prostego

względu na poziom wtajemniczenia

informatycznego, wiek czy płeć,

przemyśleć sposób w jaki korzysta

z komputera i sieci.

W książce zgromadziliśmy

wyselekcjonowany zasób

podstawowych pojęć

informatycznych. Przedstawiliśmy

zagrożenia jakie czyhają w sieci, oraz

tajemniczego wroga sieciowego, bo

zrozumienie jego postępowania to

klucz do naszego bezpieczeństwa.

Omawiając zasady bezpiecznego

korzystania z systemu Windows

i domowej lub firmowej sieci

komputerowej staraliśmy się dać

przepis jak zabezpieczyć nasze

cyfrowe życie. Praca z przeglądarką

Internetu, korzystanie z chmury,

bezpieczne zakupy czy ochrona

dzieci to kluczowe pojęcia jakimi się

zajęliśmy.

Nowe książki z serii Packet Tracer

dla

działanie

sprzętu,

współczesną

zaktualizowany interfejs obecnie najnowszego oprogramowania Packet Tracer oraz zawierają zestaw nowych przykładów i ćwiczeń.

Seria: „Również dla Seniora”

To seria trzech książek dedykowanych nie tylko

seniorom, ale i wszystkim osobom chcącym w pełni

wykorzystywać współczesne technologie przy

użyciu: Laptopa, Smartfonu i Internetu .

Książki opisują codzienne wykorzystanie

współczesnego sprzętu, który już od dość dawna

zagościł w naszych domach, jednak bardzo często

w minimalnym stopniu wykorzystujemy współczesne

narzędzia działające w sieci, ograniczając się do

podstawowych czynności, takich jak szukanie

wiadomości czy zaglądanie do portalu

społecznościowego. Czasami nie zdajemy sobie

nawet sprawy z tego, że przez Internet możemy

załatwić większość spraw urzędowych, wymienić

walutę, czy nawet kupić produkty spożywcze

w markecie bez wychodzenia z domu.

Książki adresowane są również dla seniorów, którzy

chcą zdalnie dokonywać rezerwacji swojego

wypoczynku, załatwiać sprawy w Urzędach miejskich,

czy też korzystać z bankowości elektronicznej.

Autorzy zwrócili szczególną uwagę nie tylko na

bezpieczeństwo sprzętu i systemu operacyjnego, ale

również przedstawili typowy model profilaktyki

antywirusowej.

Treść wszystkich publikacji pisana jest bardzo

przystępnym językiem, co pozwala nie tylko na łatwe

przyswajanie wiedzy, ale przysłowiowo potrafi

„wciągnąć” czytelnika. Książki, dedykowane są

również wszystkim osobom chcącym w pełni poznać

i wykorzystać możliwości współczesnych smartfonów.

Zdarza się, że nowoczesne telefony użytkujemy już od

dawna, ale bardzo często ograniczamy się tylko do

podstawowych czynności jakimi są dzwonienie czy

pisanie SMSów. Czasami nie wiemy o tym, że

smartfonem możemy sterować naszym telewizorem

lub użyć go jako urządzenie udostępniające Internet

naszemu laptopowi lub innemu urządzeniu

mobilnemu.

Autorzy, skupili się również na tym jak tworzyć,

a następnie drukować proste dokumenty oraz jak

posługiwać się skanerem. Nie brakło też miejsca na

przedstawienie zagadnień jak przenieść zdjęcia

z aparatu do komputera, a także jak posługiwać się

pamięciami przenośnymi typu Pendrive oraz dyski

USB. Książka Bezpieczeństwo sieci

komputerowych - Praktyczne przykłady

i ćwiczenia w symulatorze Cisco Packet

Tracer , kierowana jest do szerokiego grona

osób chcących poszerzyć swoją wiedzę

z zakresu bezpiecznego wykorzystania sieci

komputerowych w codziennym życiu.

Nauczyć się od podstaw projektować i

wdrażać zasady bezpieczeństwa. Nie jest to

jednak materiał uczący bezpiecznego

korzystania z usług sieciowych od strony

standardowego użytkownika Internetu.

Pozycja ta, to również idealny podręcznik

dopełniający wiedzę praktyczną podczas nauki

w techniku informatycznym, technikum

teleinformatycznym i Akademiach CISCO

CCNA. To materiał uzupełniający, dzięki

któremu w prosty sposób można poszerzyć

i uzupełnić swoją wiedzę i przygotować się do

uzyskania kwalifikacji potwierdzających

kompetencje zawodowe.

Książka zawiera materiał poświęcony klasyfikowaniu zagrożeń w sieciach, zasadom pozwalającym na unikanie cyber-ataków, założeniom polityki bezpieczeństwa, protokołom SSH, NTP, SYSLOG, RADIUS, TACACS+, GRE, Piec, usługom AAA a także problemom związanym z prawem ogólnego rozporządzenia o ochronie danych osobowych RODO (GDRP).

Internet rzeczy IoT i IoE w symulatorze

Cisco Packet Tracer - Praktyczne przykłady

i ćwiczenia. Czasy w których żyjemy,

przyzwyczaiły nas do korzystania z mobilnego

dostępu do Internetu. Jednak współczesna sieć

to nie tylko treści audio i wideo, oraz dostęp

do społeczności. To coraz bardziej

rozbudowana możliwość kontroli lub

sterowania elementami naszego otoczenia.

Nikogo już nie dziwi zdalne sprawdzenie

systemu alarmowego, automatyczne

sterowanie oświetleniem czy ogrzewaniem.

Coraz powszechniejsze są urządzenia AGD

i RTV z adresem sieciowym. Za pomocą

telefonu sterujemy między innymi pralką,

zmywarką i ekspresem do kawy, a lodówki

potrafią już samodzielnie dokonywać zakupów

w sklepach internetowych. Jednak możliwości

tej technologii są jeszcze bardziej

rozbudowane i wciąż się rozwijają.

Książka dedykowana jest osobom chcącym jeszcze dokładniej zapoznać się z technologią „inteligentnych urządzeń”, które kryją się pod anglojęzycznym pojęciem „Internet of Things”. Jest to podręcznik, który ma nauczyć projektować, programować i tworzyć sieci komputerow e s k ła d a ją c e s ię z c z u jn ik ó w w r a z z u r z ądzeniami wykonawczymi powszechnego użytku.

Buduję swoją pierwszą drukarkę 3D

Książka Buduję swoją pierwszą drukarkę 3D

skierowana jest dla osób, które chcą

poglądowo zapoznać się z technologiami

przyrostowymi, a w szczególności technologią

FDM (Fused Deposition Modeling), poznać

historię technologii przyrostowych na świecie,

a także dowiedzieć się jak można zbudować

własną i tanią drukarkę 3D.

Nie jest to podręcznik teoretyczny, skupiający

się na szczegółowym opisie każdej technologii

czy też współczesnej drukarki. Stanowi

natomiast pełny, praktyczny przewodnik,

opisujący proces budowy i użytkowania

drukarek 3D na przykładzie modelu Prusa i3.

Zawiera także instrukcję montażu

niecodziennego projektu drukarki 3D

z odzyskanych, starych napędów CD ROM.

Książka ta, to również dowód i przykład jak

obecnie wygląda współpraca uczelni wyższej

z wybranymi szkołami średnimi (Zespół Szkół Nr1 z Piekar Śląskich oraz Śląskie Techniczne Zakłady Naukowe z Katowic). Współpraca szkół średnich z pracownikami Politechniki Śląskiej to dowód na wspieranie młodych talentów, a owocem tego jest między innymi budowa własnych drukarek, czyli urządzeń mechatronicznych, łączących konstrukcję, napędy i sterowanie. Tematyka związana z drukiem 3D jest jednym z filarów przemysłu 4.0 i coraz więcej firm poszukuje osób, które potrafią drukować modele przestrzenne.

Platforma Moodle dla każdego nauczyciela , to

podręcznik, który w zasadzie dedykowany jest

dla wszystkich osób, które chcą wspomagać

codzienny proces nauczania sprawdzonym

i przetestowanym narzędziem do e-learningu,

wykorzystywanym niemalże na całym świecie.

Platforma Moodle nie zastąpi z pewnością

nauczyciela, a proces dydaktyczny nie będzie

mógł przebiegać bez jego obecności, jednak

zdecydowanie jest w stanie ułatwić pracę

każdego pedagoga. W książce można znaleźć

takie informacje jak: Tworzenie nowych kursów

i zarządzanie nimi, przypisywanie do nich

nowych uczestników, a także udostępnianie

wcześniej przygotowanych materiałów

dydaktycznych, testów lub zadań. Niezastąpioną

pomocą jest przygotowana przez nas platforma

testowa http://demo.itstart.pl , dzięki której

można łatwo sprawdzić opisywane zagadnienia.

Osoby, które oprócz kształcenia pełnią również rolę administratorów platformy, albo stoją przed zadaniem zainstalowania jej na dowolnym systemie operacyjnym (Windows, Linux, Mac-os) również znajdą coś dla siebie, bo jeden z rozdziałów książki, szczegółowo opisuje właśnie te zagadnienia.

Seria książek: Packet Tracer 6 dla kursów CISCO (TOMY 1 – 5)

i oprogramowanie Netflow, analizujące ruch sieciowy.

Książka Od Zera do ECeDeeLa Standard

S1-S3 , to kolejna książka przygotowana nie

tylko, jako poradnik dla osób, które zaczynają

dopiero swoją przygodę z komputerem, ale

również dla wszystkich, którzy w aktywny

i zaawansowany sposób korzystają, na co

dzień z komputera, jako źródła wiedzy

i narzędzia pracy.

Książka w szczegółowy sposób omawia trzy

duże zagadnienia. Pierwsze związane jest

z obsługą programu MS Access,

wykorzystywanego do gromadzenia

i przetwarzania danych. Drugim zagadnieniem

są prezentacje komputerowe i grafika

w zastosowaniu menadżerskim, czyli obsługa

popularnego programu MS Power Point.

Ostatnim tematem jest bezpieczeństwo

w sieci.

Książka Od Zera do ECeDeeLa Base , to nie

tylko poradnik dla osób, które zaczynają

dopiero swoją przygodę z komputerem, ale

również może być przeznaczona dla

wszystkich, którzy aktywnie korzystają, na co

dzień z komputera, jako kompendium wiedzy

oraz uzupełnienie dotychczas zgromadzonych

informacji.

Treści przedstawione w książce zostały

zaprezentowane w prosty i przejrzysty sposób,

by każdy mógł samodzielnie za jej

pośrednictwem nauczyć się obsługi

współczesnego komputera z zainstalowanym

system Windows 8 oraz poznać podstawy

pakietu biurowego MS Office 2013.

Treść książki omawia zagadnienia związane

z podstawowymi czynnościami związanymi

z komputerami osobistymi oraz działaniami,

z którymi każdy użytkownik komputera musi

umieć sprostać w sieci Internet. Zagłębiając się

w kolejne działy książki, możemy znaleźć kwestie związane, z edytorami tekstu oraz pracą z arkuszami kalkulacyjnymi i wizualizacją danych za pośrednictwem wykresów. Książka nadaje się również jako idealny podręcznik do nowego programu ECDL. Dostosowana jest do najnowszego sylabusa i ułatwia przygotowanie się do zdania egzaminu ECDL BASE.

Treść książki obejmuje pełny zakres standardu: ECDL BASE, na który składają się następujące kompetencje:

 B1 - Podstawy pracy z komputerem;

 B2 - Podstawy pracy w sieci;

 B3 - Przetwarzanie tekstów;

 B4 - Arkusze kalkulacyjne; Książki Od Zera do E-Obywatela

z Windows 8 oraz poprzednia jej wersja Od

zera do E-Obyw@tel@ to nie tylko poradniki

dla osób, którzy zaczynają dopiero swoją

przygodę z komputerem ale również mogą być

przeznaczone dla wszystkich aktywnie

korzystających na co dzień z komputera jako

kompendium wiedzy i uzupełnienie

dotychczas zgromadzonych informacji.

Dwie różne pozycje książkowe wyróżnia sam

system operacyjny jaki opisują oraz różne

przeglądarki czy też programy do obsługi

poczty. Nowszy tytuł Od Zera do

E-Obywatela z Windows 8 dedykowany jest

dla użytkowników Windows 8, natomiast

druga pozycja, dla użytkowników Windows 7

i XP.

Treści przedstawione w książkach zostały zaprezentowane w prosty i przejrzysty sposób, by każdy mógł samodzielnie za ich

pośrednictwem nauczyć się obsługi

współczesnych systemów operacyjnych oraz

jak wykorzystać zawarte w nich narzędzia

przeznaczone do przeglądania Internetu.

W książkach znaleźć można również

zagadnienia zaawansowane, które pomogą

zabezpieczyć komputer przed wirusami,

bezpiecznie kupować i płacić w sieci,

uczestniczyć w dyskusjach czy wyszukiwać

interesujące nas informacje. Zwrócono też

uwagę na bezpieczeństwo najmłodszych

użytkowników komputera i Internetu przed

wpływem niepożądanych treści.

Książki nadają się również jako idealny

podręcznik do programu e-Obywatel,

dostosowane są do najnowszego sylabusu

i ułatwiają przygotowanie się do zdania

niezbędnego egzaminu.